В форуме 672 темы

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2.  

   pipeline_design Design Compiler

   Dantist2k17
   • 6 ответов
   • 100 просмотров
   • Вчера в 13:21
   • Посл. сообщение: lexx
3.  

   Tanner EDA Tools, кто представитель в РФ?

   Димыч
   • 2 ответа
   • 136 просмотров
   • вторник в 14:37
   • Посл. сообщение: Димыч
4.  

   SystemVerilog [RTL] & ASIC Design Flow

   • 1
   • 2

   Doka
   • 25 ответов
   • 9 048 просмотров
   • 21 ноября
   • Посл. сообщение: lexx
5.  

   Чудесное превращение ПЛИС в Asic

   • 1
   • 2
   • 3

   influenza
   • 32 ответа
   • 12 050 просмотров
   • 11 ноября
   • Посл. сообщение: baumanets
6.  

   Перехарактеризация liberty библиотек

   kenaken
   • 1 ответ
   • 122 просмотра
   • 7 ноября
   • Посл. сообщение: Aleх
7.  

   [полу]авто-ClockGating в ASIC

   Doka
   • 6 ответов
   • 3 088 просмотров
   • 4 ноября
   • Посл. сообщение: topor_topor
8.  

   CADENCE vs SYNOPSYS

   Mikhail241
   • 5 ответов
   • 3 772 просмотра
   • 4 ноября
   • Посл. сообщение: topor_topor
9.  

   Кремниевые заводы

   • 1
   • 2
   • 3
   • 4
   • 13

   reges
   • 184 ответа
   • 36 889 просмотров
   • 2 ноября
   • Посл. сообщение: baumanets
10.  

    Бывает ли IBIS осциллографа?

    flammmable
    • 1 ответ
    • 124 просмотра
    • 30 октября
    • Посл. сообщение: falling_stone
11.  

    характеризация в liberate

    Mikhail241
    • 9 ответов
    • 4 235 просмотров
    • 8 октября
    • Посл. сообщение: kenaken
12.  

    Модель паразитного pnp на подложку в npn транзисторе

    TiNat
    • 2 ответа
    • 1 528 просмотров
    • 7 сентября
    • Посл. сообщение: TiNat
13.  

    генерация IBIS-моделей в Cadence Sigrity (T2B)

    vermut.42
    • 3 ответа
    • 1 472 просмотра
    • 27 августа
    • Посл. сообщение: vermut.42
14.  

    Кто у нас в России занимается производством п/п структур А2B6 и приборов на их основе?

    baumanets
    • 3 ответа
    • 1 424 просмотра
    • 19 августа
    • Посл. сообщение: alexunder
15.  

    документация Synopsys Design Compiler

    demidrol
    • 6 ответов
    • 3 236 просмотров
    • 16 августа
    • Посл. сообщение: designer78
16.  

    Умножитель для библиотеки SILTERRA18SG

    Suicide
    • 6 ответов
    • 2 680 просмотров
    • 28 июля
    • Посл. сообщение: Fat Robot
17.  

    Поиск библиотек для 45 и 65 нм

    • 1
    • 2

    yurypus
    • 21 ответ
    • 8 151 просмотр
    • 9 июля
    • Посл. сообщение: Блондин
18.  

    ПО для обратной разработки интегральных схем

    jimbo)
    • 12 ответов
    • 3 067 просмотров
    • 27 июня
    • Посл. сообщение: a123-flex
19.  

    Глупый вопрос про Setup and Hold

    p.socrat
    • 11 ответов
    • 2 991 просмотр
    • 29 мая
    • Посл. сообщение: baumanets
20.  

    Выравнивание производительности FPGA и ASIC на функциях хэширования

    jojo
    • 14 ответов
    • 3 253 просмотра
    • 10 мая
    • Посл. сообщение: jojo
21.  

    реализация подхода DVFS в тулах Cadence

    Doka
    • 0 ответов
    • 2 937 просмотров
    • 23 марта
    • Посл. сообщение: Doka
22.  

    структура CAN трансивера

    another_one
    • 7 ответов
    • 3 360 просмотров
    • 22 февраля
    • Посл. сообщение: another_one
23.  

    Ищу репетитора по маршруту проектирования RTL-to-GDSII

    • 1
    • 2

    baumanets
    • 25 ответов
    • 6 651 просмотр
    • 14 февраля
    • Посл. сообщение: vermut.42
24.  

    Зависимость между Silicon Revision чипа и размером Erratasheet

    Baser
    • 2 ответа
    • 3 481 просмотр
    • 9 января
    • Посл. сообщение: Kabdim
25.  

    скрыть "Background IP" при передаче к 3rd party

    Димыч
    • 7 ответов
    • 3 886 просмотров
    • 28 декабря, 2017
    • Посл. сообщение: Димыч
26.  

    Training Cadence tools

    • 1
    • 2

    grigorik
    • 26 ответов
    • 7 308 просмотров
    • 8 декабря, 2017
    • Посл. сообщение: samsalexandr