В форуме 668 тем

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2.  

   характеризация в liberate

   Mikhail241
   • 9 ответов
   • 3 998 просмотров
   • 8 октября
   • Посл. сообщение: kenaken
3.  

   Модель паразитного pnp на подложку в npn транзисторе

   TiNat
   • 2 ответа
   • 1 434 просмотра
   • 7 сентября
   • Посл. сообщение: TiNat
4.  

   генерация IBIS-моделей в Cadence Sigrity (T2B)

   vermut.42
   • 3 ответа
   • 1 386 просмотров
   • 27 августа
   • Посл. сообщение: vermut.42
5.  

   Кто у нас в России занимается производством п/п структур А2B6 и приборов на их основе?

   baumanets
   • 3 ответа
   • 1 326 просмотров
   • 19 августа
   • Посл. сообщение: alexunder
6.  

   документация Synopsys Design Compiler

   demidrol
   • 6 ответов
   • 3 133 просмотра
   • 16 августа
   • Посл. сообщение: designer78
7.  

   Умножитель для библиотеки SILTERRA18SG

   Suicide
   • 6 ответов
   • 2 584 просмотра
   • 28 июля
   • Посл. сообщение: Fat Robot
8.  

   Поиск библиотек для 45 и 65 нм

   • 1
   • 2

   yurypus
   • 21 ответ
   • 7 935 просмотров
   • 9 июля
   • Посл. сообщение: Блондин
9.  

   ПО для обратной разработки интегральных схем

   jimbo)
   • 12 ответов
   • 2 961 просмотр
   • 27 июня
   • Посл. сообщение: a123-flex
10.  

    Глупый вопрос про Setup and Hold

    p.socrat
    • 11 ответов
    • 2 877 просмотров
    • 29 мая
    • Посл. сообщение: baumanets
11.  

    Выравнивание производительности FPGA и ASIC на функциях хэширования

    jojo
    • 14 ответов
    • 3 157 просмотров
    • 10 мая
    • Посл. сообщение: jojo
12.  

    [полу]авто-ClockGating в ASIC

    Doka
    • 5 ответов
    • 2 965 просмотров
    • 3 мая
    • Посл. сообщение: Doka
13.  

    реализация подхода DVFS в тулах Cadence

    Doka
    • 0 ответов
    • 2 868 просмотров
    • 23 марта
    • Посл. сообщение: Doka
14.  

    SystemVerilog [RTL] & ASIC Design Flow

    • 1
    • 2

    Doka
    • 15 ответов
    • 7 891 просмотр
    • 22 февраля
    • Посл. сообщение: baumanets
15.  

    Кремниевые заводы

    • 1
    • 2
    • 3
    • 4
    • 13

    reges
    • 180 ответов
    • 35 855 просмотров
    • 22 февраля
    • Посл. сообщение: cegamega
16.  

    структура CAN трансивера

    another_one
    • 7 ответов
    • 3 260 просмотров
    • 22 февраля
    • Посл. сообщение: another_one
17.  

    Ищу репетитора по маршруту проектирования RTL-to-GDSII

    • 1
    • 2

    baumanets
    • 25 ответов
    • 6 476 просмотров
    • 14 февраля
    • Посл. сообщение: vermut.42
18.  

    Чудесное превращение ПЛИС в Asic

    • 1
    • 2

    influenza
    • 19 ответов
    • 10 930 просмотров
    • 29 января
    • Посл. сообщение: Nionil
19.  

    Зависимость между Silicon Revision чипа и размером Erratasheet

    Baser
    • 2 ответа
    • 3 426 просмотров
    • 9 января
    • Посл. сообщение: Kabdim
20.  

    скрыть "Background IP" при передаче к 3rd party

    Димыч
    • 7 ответов
    • 3 777 просмотров
    • 28 декабря, 2017
    • Посл. сообщение: Димыч
21.  

    Training Cadence tools

    • 1
    • 2

    grigorik
    • 26 ответов
    • 7 108 просмотров
    • 8 декабря, 2017
    • Посл. сообщение: samsalexandr
22.  

    какой пакет нужен для поддержки Verilog-AMS?

    yes
    • 5 ответов
    • 3 614 просмотра
    • 29 ноября, 2017
    • Посл. сообщение: designer78
23.  

    CADENCE vs SYNOPSYS

    Mikhail241
    • 4 ответа
    • 3 585 просмотров
    • 22 ноября, 2017
    • Посл. сообщение: kaiser125
24.  

    ПРОБЛЕМЫ СИНТЕЗА ТАКТОВОГО ДЕРЕВА

    Mikhail241
    • 11 ответов
    • 3 922 просмотра
    • 17 ноября, 2017
    • Посл. сообщение: kaiser125
25.  

    Микросборки гальванической развязки

    Lerk
    • 7 ответов
    • 6 052 просмотра
    • 1 ноября, 2017
    • Посл. сообщение: Lerk
26.  

    Обработка нетлиста на Си

    kaiser125
    • 8 ответов
    • 4 448 просмотров
    • 28 октября, 2017
    • Посл. сообщение: baumanets