Разработка цифровых, аналоговых, аналого-цифровых ИС

722 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение

2. Оборудование 180нм 1 2 3 4 5

   alexPec
   • 68 replies
   • 2299 views
   • 42 minutes ago
   • Посл. сообщение: Pavia

3. Методы построения входных цепей приемников ГГц диапазона и квадратурная демодуляция

   Nik_Su
   • 0 replies
   • 100 views
   • Saturday at 05:59 AM
   • Посл. сообщение: Nik_Su

4. Пластины и чистые среды для структур квантового уровня

   _alex__
   • 1 reply
   • 118 views
   • April 13
   • Посл. сообщение: alexunder

5. Согласование дифференциального сигнала

   glupec
   • 4 replies
   • 470 views
   • March 28
   • Посл. сообщение: topor_topor

6. Какое будет затухание в полосе пропускания фильтра?

   glupec
   • 1 reply
   • 156 views
   • March 26
   • Посл. сообщение: Jurenja

7. Предупреждение по Density для Region InstGroup в floorplan

   Dantist2k17
   • 5 replies
   • 394 views
   • March 14
   • Посл. сообщение: Nick_K

8. Source Insetion Delay портит timing

   Dantist2k17
   • 10 replies
   • 702 views
   • March 4
   • Посл. сообщение: Aleх

9. ГУН в ADS

   Sanya_k
   • 2 replies
   • 235 views
   • March 2
   • Посл. сообщение: Sanya_k

10. документация Synopsys Design Compiler

    demidrol
    • 7 replies
    • 4475 views
    • February 3
    • Посл. сообщение: headcrash

11. Констрейнинг внешнего дискретного компонента

    Nick_K
    • 2 replies
    • 359 views
    • January 25
    • Посл. сообщение: Nick_K

12. объясните чем отличаются LVT и SLVT в GF FDSOI 22nm (22FDX) процессе

    yes
    • 6 replies
    • 487 views
    • January 20
    • Посл. сообщение: Aleх

13. Сталкер, GRU, SOU

    torched
    • 11 replies
    • 2001 views
    • January 12
    • Посл. сообщение: baumanets

14. по терминологии для ячеек памяти подскажите

    yes
    • 7 replies
    • 1283 views
    • November 8, 2020
    • Посл. сообщение: lexx

15. Обработка ошибок в Synopsys DC

    demidrol
    • 8 replies
    • 1126 views
    • November 5, 2020
    • Посл. сообщение: topor_topor

16. Placement Rectilinear Blocks

    Dantist2k17
    • 7 replies
    • 379 views
    • September 18, 2020
    • Посл. сообщение: Aleх

17. поддерживают ли DC или каденсовский Genus криптованые исходники 1 2

    yes
    • 20 replies
    • 1315 views
    • August 30, 2020
    • Посл. сообщение: Aleх

18. Clocking Domains в Genus'е 1 2

    Nick_K
    • 20 replies
    • 1398 views
    • August 18, 2020
    • Посл. сообщение: MickeyMouse

19. Free process design kit & shuttle от Skywater и Google 1 2

    lexx
    • 19 replies
    • 1427 views
    • July 15, 2020
    • Посл. сообщение: lexx

20. DC report_power где задаются условия, как посмотреть?

    yes
    • 2 replies
    • 349 views
    • July 9, 2020
    • Посл. сообщение: yes

21. Library domain Innovus

    Dantist2k17
    • 8 replies
    • 509 views
    • July 4, 2020
    • Посл. сообщение: Aleх

22. Минимальный дизайн-центр, состав специалистов и оборудования, оценка 1 2 3 4 10

    Reanimatorr
    • 148 replies
    • 17932 views
    • June 14, 2020
    • Посл. сообщение: baumanets

23. Дебаг скриптов для Cadence EDA

    Nick_K
    • 14 replies
    • 853 views
    • June 5, 2020
    • Посл. сообщение: MickeyMouse

24. STA clock gating

    Dantist2k17
    • 6 replies
    • 662 views
    • May 8, 2020
    • Посл. сообщение: Dantist2k17

25. Кто у нас в России занимается производством п/п структур А2B6 и приборов на их основе?

    baumanets
    • 5 replies
    • 2190 views
    • April 23, 2020
    • Посл. сообщение: baumanets

26. Разработка блока CDR на 3-5 Гбит/с

    penumbra
    • 3 replies
    • 1095 views
    • March 20, 2020
    • Посл. сообщение: Losik