Разработка цифровых, аналоговых, аналого-цифровых ИС

689 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2.  

   Synopsys Photonic Integrated Circuit Design Tools

   baumanets
   • 6 replies
   • 396 views
   • Friday at 09:10 AM
   • Посл. сообщение: sp1noza
3.  

   systemVerilog или systemC

   MickeyMouse
   • 11 replies
   • 657 views
   • August 14
   • Посл. сообщение: one_eight_seven
4.  

   Минимальный дизайн-центр, состав специалистов и оборудования, оценка

   • 1
   • 2
   • 3
   • 4
   • 6

   Reanimatorr
   • 77 replies
   • 7803 views
   • July 2
   • Посл. сообщение: Doka
5.  

   Работа с синхронизаторами в Innovus

   MickeyMouse
   • 4 replies
   • 478 views
   • June 13
   • Посл. сообщение: bellaella1992
6.  

   Удобное представление площади блоков в ИС

   demidrol
   • 4 replies
   • 273 views
   • May 29
   • Посл. сообщение: demidrol
7.  

   странности signal integrity в innovus

   MickeyMouse
   • 0 replies
   • 173 views
   • April 30
   • Посл. сообщение: MickeyMouse
8.  

   про мелкую блочную память из latch'ей

   demidrol
   • 13 replies
   • 509 views
   • April 25
   • Посл. сообщение: yes
9.  

   Характеризация ФАПЧ в Liberate AMS

   MickeyMouse
   • 5 replies
   • 252 views
   • April 18
   • Посл. сообщение: Losik
10.  

    LVDS или CMOS при подключении АЦП к ПЛИС?

    maxics
    • 5 replies
    • 411 views
    • April 11
    • Посл. сообщение: _4afc_
11.  

    Партишининг идентичных инстанций в GENUS

    MickeyMouse
    • 7 replies
    • 445 views
    • April 8
    • Посл. сообщение: MickeyMouse
12.  

    синтез цифровой схемы: c падами или без?

    • 1
    • 2
    • 3

    demidrol
    • 37 replies
    • 1516 views
    • April 5
    • Посл. сообщение: topor_topor
13.  

    КАК СОХРАНЯТЬ ПАРАМЕТРЫ ИНТСТАНЦИИ В GENUS ?

    MickeyMouse
    • 2 replies
    • 253 views
    • March 28
    • Посл. сообщение: MickeyMouse
14.  

    Запрет на размещение стд ячеек под страйпами питания в Innovus

    • 1
    • 2

    MickeyMouse
    • 22 replies
    • 1649 views
    • March 22
    • Посл. сообщение: Nionil
15.  

    Cadence IC - вопросы к использующим

    • 1
    • 2
    • 3

    unit900
    • 42 replies
    • 6062 views
    • March 15
    • Посл. сообщение: zxw227
16.  

    Размещение IO ESD CLUMP для падов питания в INNOVUS

    MickeyMouse
    • 2 replies
    • 254 views
    • March 5
    • Посл. сообщение: MickeyMouse
17.  

    команды set_data_check в тулах cadence

    MickeyMouse
    • 4 replies
    • 412 views
    • February 25
    • Посл. сообщение: MickeyMouse
18.  

    Кремниевые заводы

    • 1
    • 2
    • 3
    • 4
    • 13

    reges
    • 185 replies
    • 39487 views
    • February 20
    • Посл. сообщение: Шнекоход
19.  

    Вопрос по hspice

    yurypus
    • 11 replies
    • 914 views
    • February 8
    • Посл. сообщение: Tetta
20.  

    Глюк Synopsys VCS

    yurypus
    • 10 replies
    • 652 views
    • January 9
    • Посл. сообщение: yurypus
21.  

    Design Compiler, synthesis, bottom up

    lexx
    • 0 replies
    • 332 views
    • December 31, 2018
    • Посл. сообщение: lexx
22.  

    Ищу репетитора по маршруту проектирования RTL-to-GDSII

    • 1
    • 2

    baumanets
    • 27 replies
    • 7796 views
    • December 15, 2018
    • Посл. сообщение: baumanets
23.  

    pipeline_design Design Compiler

    Dantist2k17
    • 13 replies
    • 534 views
    • December 11, 2018
    • Посл. сообщение: lexx
24.  

    Tanner EDA Tools, кто представитель в РФ?

    Димыч
    • 2 replies
    • 429 views
    • December 4, 2018
    • Посл. сообщение: Димыч
25.  

    SystemVerilog [RTL] & ASIC Design Flow

    • 1
    • 2

    Doka
    • 25 replies
    • 9724 views
    • November 21, 2018
    • Посл. сообщение: lexx
26.  

    Чудесное превращение ПЛИС в Asic

    • 1
    • 2
    • 3

    influenza
    • 32 replies
    • 13186 views
    • November 11, 2018
    • Посл. сообщение: baumanets