Jump to content
    

nice_vladi

Свой
  • Posts

    383
  • Joined

  • Last visited

Reputation

1 Обычный

1 Follower

About nice_vladi

  • Rank
    Местный
    Местный

Контакты

  • Сайт
    Array

Информация

  • Город
    Array

Recent Profile Visitors

4,726 profile views
  1. Вот это: https://github.com/hukenovs/tcl_for_fpga/blob/master/src/modify_top_info.tcl можно Можно использовать за референс, там как раз перебор параметров идет.
  2. По-идее, если ядра заходят в УАРТ через AXI interconnect, он должен буфферизировать или разрешать такие ситуации.
  3. Неправильно подали размер ПФ Неправильно подали размер ЦП (если используется). Он привязан к максимальному размеру ПФ, а не текущему В матлабе используется бит-ту-бит модель? В ядрах есть дополнительные флаги, которые подсказывают, что не так с преобразованием. Смотрите их
  4. Добавлю, если надо просто взять и посчитать, не погружаясь, то MATLAB может сделать вот так: bin2dec(num2str(shift2mask('x3+1', 100))); Где 'x3+1' - полином ПСП (очевидно), а 100 - количество сдвигов. Результат выполнения - та самая искомая маска.
  5. А такая штука для QFP корпусов планируется? Ну и, в целом, реализуема? Или там сложнее из-за того, что ноги только по краям?
  6. Да я, почему-то, подумал про один канал 32 бита 250 MSPS
  7. Именно. И есть шанс, что в ближайшем будущем все будем делать на Gowin/Pango/ВЗПП. Так что, если известен протокол обмена между "железом" и софтом - то имеет смысл и в этом направлении покопать. Хотя, конечно, хозяин барин Offtop Понравилась цитата из файлика: со временем опустится ниже $100 (< ₽6000)
  8. RTFM, я думаю: https://docs.xilinx.com/v/u/en-US/pg261-system-ila Ну и само ядро можно потыкать. Например, у меня выбор вот такой: Достаточно богатый выбор, я бы сказал) Жаль, что только для BD работает. Хотя, думаю, можно извратиться и сгенерированное ядро подключить куда-то в RTL.
  9. Я думаю, @vov4ick имеет в виду, что проще будет разработать плату с нуля, чем тратить время на реверс-инжиниринг и копирование. В целом, идея имеет право на жизнь. Если вы понимаете, что плата должна делать: передать/принять какие-то ВЧ сигналы, упаковать их в определенный формат и отдать на ПК. И это займет времени меньше, чем реверс-инжиниринг и повторение, скорее всего. Поэтому и странно видеть упорство "хотим точно такое же!". Но, возможно, этому упорству есть рациональное объяснение, судить не возьмусь.
  10. К сожалению, чтобы начать работу и загрузить необходимые дополнительные программные средства, необходим доступ к закрытому разделу сайта Xilinx vitisnetp4 Lounge, который для разработчиков из РФ не предоставляется. Тем не менее, надеемся, что это не помешает российским разработчикам использовать новые возможности Vivado и Vitis в своей работе. Как же хорошо
  11. Именно для генерации можно попробовать что-то из этого скомпилить: https://github.com/AndreRenaud/PDFGen https://github.com/libharu/libharu Ну а в целом, отказаться от .pdf в пользу голого html тоже неплохая идея. Это тоже универсальный формат. Даже если нет браузера - можно любым текстовым редактором открыть. ЗЫ. И, как сказали выше, обязательно проверять, есть ли килирица в шрифтах, которые планируете использовать.
  12. Ну так опять же: смотря, что делать. Допустим, если у вас релейка или какая-нибудь коммутационная вещь, то перепрошивка == разрыв связи/потеря маршрутизации. Тогда уже не важно: что 100 мс, что 1-2 секунды.
  13. .vcd файлы УЖЕ не хранят информацию о enum и т.д. Если уж смотрите в модельсиме, почему бы сразу не отлаживаться в модельсим?
×
×
  • Create New...