В форуме 756 тем

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Передача в ПЛИС из ASIC большого количество данных 1 2 3 4

   Quantum1
   • 48 ответов
   • 5 115 просмотров
   • 18 октября, 2019
   • Посл. сообщение: Quantum1
3. 

   Как задать ограничение на использование инверсного выхода триггера при логическом синтезе

   Dantist2k17
   • 3 ответа
   • 815 просмотров
   • 11 октября, 2019
   • Посл. сообщение: Dantist2k17
4. 

   Encounter: Передача результата команды get_cells в переменную

   Dantist2k17
   • 4 ответа
   • 775 просмотров
   • 2 октября, 2019
   • Посл. сообщение: MickeyMouse
5. 

   Synopsys Photonic Integrated Circuit Design Tools

   baumanets
   • 6 ответов
   • 1 943 просмотра
   • 23 августа, 2019
   • Посл. сообщение: sp1noza
6. 

   systemVerilog или systemC

   MickeyMouse
   • 11 ответов
   • 1 797 просмотров
   • 14 августа, 2019
   • Посл. сообщение: one_eight_seven
7. 

   Удобное представление площади блоков в ИС

   demidrol
   • 4 ответа
   • 1 052 просмотра
   • 29 мая, 2019
   • Посл. сообщение: demidrol
8. 

   странности signal integrity в innovus

   MickeyMouse
   • 0 ответов
   • 759 просмотров
   • 30 апреля, 2019
   • Посл. сообщение: MickeyMouse
9. 

   про мелкую блочную память из latch'ей

   demidrol
   • 13 ответов
   • 1 458 просмотров
   • 25 апреля, 2019
   • Посл. сообщение: yes
10. 

    Характеризация ФАПЧ в Liberate AMS

    MickeyMouse
    • 5 ответов
    • 1 184 просмотра
    • 18 апреля, 2019
    • Посл. сообщение: Losik
11. 

    Партишининг идентичных инстанций в GENUS

    MickeyMouse
    • 7 ответов
    • 1 809 просмотров
    • 8 апреля, 2019
    • Посл. сообщение: MickeyMouse
12. 

    синтез цифровой схемы: c падами или без? 1 2 3

    demidrol
    • 37 ответов
    • 4 363 просмотра
    • 5 апреля, 2019
    • Посл. сообщение: topor_topor
13. 

    КАК СОХРАНЯТЬ ПАРАМЕТРЫ ИНТСТАНЦИИ В GENUS ?

    MickeyMouse
    • 2 ответа
    • 774 просмотра
    • 28 марта, 2019
    • Посл. сообщение: MickeyMouse
14. 

    Запрет на размещение стд ячеек под страйпами питания в Innovus 1 2

    MickeyMouse
    • 22 ответа
    • 3 424 просмотра
    • 22 марта, 2019
    • Посл. сообщение: Nionil
15. 

    Cadence IC - вопросы к использующим 1 2 3

    unit900
    • 42 ответа
    • 8 967 просмотров
    • 15 марта, 2019
    • Посл. сообщение: zxw227
16. 

    Размещение IO ESD CLUMP для падов питания в INNOVUS

    MickeyMouse
    • 2 ответа
    • 723 просмотра
    • 5 марта, 2019
    • Посл. сообщение: MickeyMouse
17. 

    команды set_data_check в тулах cadence

    MickeyMouse
    • 4 ответа
    • 1 027 просмотров
    • 25 февраля, 2019
    • Посл. сообщение: MickeyMouse
18. 

    Работа с синхронизаторами в Innovus

    MickeyMouse
    • 3 ответа
    • 1 015 просмотров
    • 21 февраля, 2019
    • Посл. сообщение: MickeyMouse
19. 

    Кремниевые заводы 1 2 3 4 13

    reges
    • 185 ответов
    • 48 700 просмотров
    • 20 февраля, 2019
    • Посл. сообщение: Шнекоход
20. 

    Вопрос по hspice

    starley
    • 11 ответов
    • 1 549 просмотров
    • 8 февраля, 2019
    • Посл. сообщение: Tetta
21. 

    Глюк Synopsys VCS

    starley
    • 10 ответов
    • 1 713 просмотра
    • 9 января, 2019
    • Посл. сообщение: starley
22. 

    Design Compiler, synthesis, bottom up

    lexx
    • 0 ответов
    • 862 просмотра
    • 31 декабря, 2018
    • Посл. сообщение: lexx
23. 

    Ищу репетитора по маршруту проектирования RTL-to-GDSII 1 2

    baumanets
    • 27 ответов
    • 10 258 просмотров
    • 15 декабря, 2018
    • Посл. сообщение: baumanets
24. 

    pipeline_design Design Compiler

    Dantist2k17
    • 13 ответов
    • 1 264 просмотра
    • 11 декабря, 2018
    • Посл. сообщение: lexx
25. 

    Tanner EDA Tools, кто представитель в РФ?

    Димыч
    • 2 ответа
    • 1 034 просмотра
    • 4 декабря, 2018
    • Посл. сообщение: Димыч
26. 

    SystemVerilog [RTL] & ASIC Design Flow 1 2

    Doka
    • 25 ответов
    • 11 851 просмотр
    • 21 ноября, 2018
    • Посл. сообщение: lexx