752 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   команды set_data_check в тулах cadence

   MickeyMouse
   • 4 replies
   • 1,361 views
   • February 25, 2019
   • Посл. сообщение: MickeyMouse
3. 

   Работа с синхронизаторами в Innovus

   MickeyMouse
   • 3 replies
   • 1,230 views
   • February 21, 2019
   • Посл. сообщение: MickeyMouse
4. 

   Кремниевые заводы 1 2 3 4 13

   reges
   • 185 replies
   • 53,731 views
   • February 20, 2019
   • Посл. сообщение: Шнекоход
5. 

   Вопрос по hspice

   starley
   • 11 replies
   • 2,027 views
   • February 8, 2019
   • Посл. сообщение: Tetta
6. 

   Глюк Synopsys VCS

   starley
   • 10 replies
   • 2,529 views
   • January 9, 2019
   • Посл. сообщение: starley
7. 

   Design Compiler, synthesis, bottom up

   lexx
   • 0 replies
   • 1,010 views
   • December 31, 2018
   • Посл. сообщение: lexx
8. 

   Ищу репетитора по маршруту проектирования RTL-to-GDSII 1 2

   baumanets
   • 27 replies
   • 11,622 views
   • December 15, 2018
   • Посл. сообщение: baumanets
9. 

   pipeline_design Design Compiler

   Dantist2k17
   • 13 replies
   • 1,909 views
   • December 11, 2018
   • Посл. сообщение: lexx
10. 

    Tanner EDA Tools, кто представитель в РФ?

    Димыч
    • 2 replies
    • 1,310 views
    • December 4, 2018
    • Посл. сообщение: Димыч
11. 

    SystemVerilog [RTL] & ASIC Design Flow 1 2

    Doka
    • 25 replies
    • 13,052 views
    • November 21, 2018
    • Посл. сообщение: lexx
12. 

    Перехарактеризация liberty библиотек

    kenaken
    • 1 reply
    • 1,117 views
    • November 7, 2018
    • Посл. сообщение: Avex
13. 

    [полу]авто-ClockGating в ASIC

    Doka
    • 6 replies
    • 4,470 views
    • November 4, 2018
    • Посл. сообщение: topor_topor
14. 

    CADENCE vs SYNOPSYS

    Mikhail241
    • 5 replies
    • 6,339 views
    • November 4, 2018
    • Посл. сообщение: topor_topor
15. 

    Бывает ли IBIS осциллографа?

    flammmable
    • 1 reply
    • 1,086 views
    • October 30, 2018
    • Посл. сообщение: falling_stone
16. 

    характеризация в liberate

    Mikhail241
    • 9 replies
    • 6,876 views
    • October 8, 2018
    • Посл. сообщение: kenaken
17. 

    Модель паразитного pnp на подложку в npn транзисторе

    TiNat
    • 2 replies
    • 2,795 views
    • September 7, 2018
    • Посл. сообщение: TiNat
18. 

    генерация IBIS-моделей в Cadence Sigrity (T2B)

    vermut.42
    • 3 replies
    • 2,945 views
    • August 27, 2018
    • Посл. сообщение: vermut.42
19. 

    Умножитель для библиотеки SILTERRA18SG

    Suicide
    • 6 replies
    • 4,082 views
    • July 28, 2018
    • Посл. сообщение: FatRobot
20. 

    Поиск библиотек для 45 и 65 нм 1 2

    starley
    • 21 replies
    • 12,941 views
    • July 9, 2018
    • Посл. сообщение: Блондин
21. 

    ПО для обратной разработки интегральных схем

    jimbo)
    • 12 replies
    • 5,036 views
    • June 27, 2018
    • Посл. сообщение: a123-flex
22. 

    Глупый вопрос про Setup and Hold

    p.socrat
    • 11 replies
    • 5,691 views
    • May 29, 2018
    • Посл. сообщение: baumanets
23. 

    Выравнивание производительности FPGA и ASIC на функциях хэширования

    jojo
    • 14 replies
    • 5,066 views
    • May 10, 2018
    • Посл. сообщение: jojo
24. 

    реализация подхода DVFS в тулах Cadence

    Doka
    • 0 replies
    • 3,894 views
    • March 23, 2018
    • Посл. сообщение: Doka
25. 

    структура CAN трансивера

    another_one
    • 7 replies
    • 5,092 views
    • February 22, 2018
    • Посл. сообщение: another_one
26. 

    Зависимость между Silicon Revision чипа и размером Erratasheet

    Baser
    • 2 replies
    • 4,912 views
    • January 9, 2018
    • Посл. сообщение: Kabdim