Перейти к содержанию
Поиск
    

Verilog, VHDL, AHDL, SystemC, SystemVerilog и др.

В форуме 3 323 темы

Языки проектирования на ПЛИС (FPGA)

  1.  
    Название темы
    Автор
    Статистика
    Последнее сообщение

  2. Документация на System Verilog 1 2 3 4 20

    dimasen
    • 297 ответов
    • 110 055 просмотров

  3. FAQ по языкам описания аппаратуры 1 2 3 4 10

    makc
    • 138 ответов
    • 65 612 просмотра

  4. xHDL. Хрестоматия для начинающих :) 1 2 3 4

    MurrVK
    • 59 ответов
    • 62 219 просмотров

  5. Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык 1 2 3 4 6

    Vadim
    • 83 ответа
    • 47 445 просмотров

  6. Ссылки на готовые описания модулей на форуме 1 2 3

    Maverick_
    • 34 ответа
    • 29 825 просмотров

  7. Внимание! Вопросы моделирования обсуждаются в отдельном разделе

    makc
    • 0 ответов
    • 281 просмотр

  8. FEC на ПЛИС 1 2 3 4 14

    des00
    • 207 ответов
    • 57 858 просмотров

  9. Реализация БПФ на ПЛИС 1 2 3 4 23

    ZED
    • 341 ответ
    • 50 022 просмотра

  10. Профессия RTL Designer не имеет будущего? 1 2 3 4 32

    cms
    • 466 ответов
    • 31 260 просмотров

  11. как на verilog описать posedge n negrdge

    addi II
    • 3 ответа
    • 21 700 просмотров

  12. H.264 Hardware Encoder in VHDL 1 2 3 4 5

    Maverick_
    • 61 ответ
    • 17 987 просмотров

  13. Какой язык учить? 1 2 3 4 11

    Pavia
    • 160 ответов
    • 16 753 просмотра

  14. VHDL or Verilog 1 2 3 4 10

    D-Luxe
    • 143 ответа
    • 15 045 просмотров

  15. ГОСТ 28147-89 1 2 3 4 7

    Alice
    • 95 ответов
    • 14 900 просмотров

  16. тема для Aprox и любителей AHDL 1 2 3 4 13

    des00
    • 180 ответов
    • 14 358 просмотров

  17. Обсуждение для гуру и не только(+) 1 2 3 4

    des00
    • 55 ответов
    • 14 109 просмотров

  18. О философии HDL-дизайнера 1 2 3 4 10

    Мур
    • 145 ответов
    • 13 435 просмотров

  19. Циклический сдвиг на Verilog 1 2 3

    alexx188
    • 31 ответ
    • 13 175 просмотров

  20. Подскажите, в чем может быть ошибка 1 2 3 4 11

    desmond breezey
    • 161 ответ
    • 12 641 просмотр

  21. Генератор случайных чисел на VHDL 1 2 3

    YuP
    • 43 ответа
    • 11 730 просмотров

  22. VERILOG, тест бенч и не только 1 2 3 4 7

    Грендайзер
    • 93 ответа
    • 11 697 просмотров

  23. Призрак ASIC бродит по России 1 2 3 4 11

    Мур
    • 161 ответ
    • 11 202 просмотра

  24. Странные вопросы по VHDL 1 2 3 4 6

    Unicorn
    • 84 ответа
    • 11 016 просмотров

  25. FFT8 синтезируемый VHDL код 1 2 3 4 7

    acvarif
    • 92 ответа
    • 10 521 просмотр

  26. Непрерывное присвоение на Verilog 1 2 3 4 10

    Sobol'
    • 137 ответов
    • 9 934 просмотра

0 участников просматривают этот форум

0 участников, 0 гостей, 0 скрытых участников.

Модерируется

aosp , vetal , des00

Обозначения

Открытая тема (есть новые ответы) Открытая тема (нет новых ответов)
Горячая тема (есть новые ответы) Горячая тема (нет новых ответов)
Опрос (есть новые ответы) Опрос (нет новых ответов)
Рекомендованная тема Закрепленная тема
Тема закрыта Тема перемещена

  • Последние посетители   0 пользователей онлайн

    • Ни одного зарегистрированного пользователя не просматривает данную страницу
×
×
  • Создать...