1891ВМ12Я

Там просто модель немного иная или настройка иная. Я для себя решил не полагаться в точности на такты а полагался на сигналы готовности (не помню как точно дело было). Да, в симуляци чуть дольше цикл но структура работает в железе.

А если с -allow_paths ?

Ха, я тоже подрывался на этой мине. Там незаметно добавлено +0.1 нс, поэтому в симуляции на 1 такт позже чем в железе. Не знаю кому они сделали хорошо этим, если реально в железе да и по таймингом в даташите, должны данные вылезать на следующий такт.

Не поверите, я пол года не заходил на форум, и увидел Ваш вопрос буквально спустя 12 часов. К сожалению нет возможности найти этот проект. Однако, я очень советую сделать писалку регистров SMI и их вычитывание из 88E1111, затем вычитанные регистры выводить в UART. И когда будет живой процесс изменения регистров и read back их знечений, а также контроль всяких статусов линка, то отладка пойдет в 100 раз быстрее, проверено на опыте. Просто сам факт быстрого контроля и запись регистров позволила очень очень значительно ускорить разбирательства. Вот даже банально link status, какая скорость с-nogotiate-илась и многое другое, есть ли несущая. Какие ядра используются? Я то самопальное писал на RGMII. И что читает пишет SMI (MDIO/MDC)? Я понимаю что такое an_adv_config_vector но я использовал работу напрямую с SMI. Может если есть более конкретные вопросы, я попробую что то пояснить. P.S. Сам я уже дорос до SFP+ и 10 гигабит по оптике 😎 Кстати вместо UART, и вместо самопального чтения и записи SMI, некоторые ядра предоставляют регистры чтобы добираться до PHY и его регистров через AXI Lite.

Какой именно компонент используется для ветвления?

Будем ждать новостей с выставки. По возможности пожалуйста задайте вопросы если на выставке случится быть. Интересны параметры ТС044 и наличие DDR2/3 порта памяти

Имеется ввиду, что был комментарий, что да, есть порт PCI-E без внешних PHY, но функцию иную чем PCI порт она выполнять не может и свой протокол под свои нужны, например JESD, организовать невозможно. Так я понял комментарии о том, что возможности трансивера там ограничены лишь одной функцией.

Спасибо за информацию, BGA корпус это круто. Но про ТС044 всё еще интересно, про DDR2/3 тоже не понятно. Про PCI-E ясно что есть и что MGT нету.

Выйдя из анабиоза, я обнаружил возможности TC018 и они меня радуют, и если ТС018 такая, то какие же параметры у ТС044??? Удивлен заявлениями о наличии PCI-E 1.0 порта. Есть поддержка DDR2/3 памяти?

Где подробно про это узнать??? Что за корпус, какие возможности ПЛИС? И какой софт? Надеюсь ушли от практики за каждую версию просить отдельной покупки софта с нуля? Чето не яндексится никак

set_clock_groups -asynchronous -group CLKA -group CLKB По некоторой причине, ввиду старости Vivado, не мог пользоваться любимыми xpm_cdc. Нашел такое вот тупейшее, но железобетонное решение set_clock_groups -asynchronous для своих самопальных ресинхронизаторов. Для простейших случаев наверное подойдет. А потом я нашел где то прочитал что это прекрасное решение, вовсе не дилетантское. Правда, надо очень очень внимательно следить, нигде ничего не забыть добавить и удостовериться что нужные те или иные меры CDC применены для всех цепей.

К сожалению очень давно не работаю в этой области и верификацией не занимаюсь, нехватка времени. Но лишь могу еще подкинуть мысль, проверить в какой то виртуальной машине с иным Linux, может с более новым или каким то старым напротив. Есть предустановленные образы разных Linux, а может вариант опробовать в Docker

Именно DDS, не DSSS? Насколько могу видеть тут не используются аппаратные блоки. У этого проекта есть тестбенч в симуляторе? Начинать наверное следовало бы с симулятора. Если есть мат модель в матлабе/питоне, то я бы сравнивал потактово с работой модели. Всё что я написал это рабочая практика в таких ситуациях

Я раньше пользовался Cocotb, очень крутая вещь. Насколько серьезная утечка, удалось найти решение? Если честно, пользовался в далеком 2017 году, и утечек не помню. Была лишь моя ошибка в понимании Python, незнание что такое yield. Еще очень важно понимать, течет именно Questa или модуль−сопряжение (PLI или что там), или же Python−часть. Наверное можно как то разглядеть разницу где там надувается потребление памяти. И немаловажно, я тоже пользовался Linux. Не помню, удавалось мне это на windows запустить...

Очень очень интересно. Я 2−3 года назад почти получил подобную плату. Но предполагаемый поставщик не смог мне адекватно ответить, это 100% клон, или мне придется пересобрать проект, если да, то с какими модификациями, может какой то конвертор применить, частоты понизить. Неизвестно, какого уровня проект запускался? Там есть DDR3, PCI−e? Работали ли трансиверы? А может еще есть примеры штатные, которые можно запустить готовые? Никто так и не признался, что это, клон, созданный на базе каких то файлов из САПР, либо же послойная копия как в старые добрые времена...