Перейти к содержанию
    

Генератор случайных чисел на VHDL

Нужно сделать генератор случайных чисел с равномерным законом распределения.Если кто обладает инфой и может поделиться буду благодарен.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Я знаю, есть хороший генератор - Mersenne Twister - но не знаю, есть ли его реализация на VHDL. А обычно это делается на сдвиговых регистрах...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Нужно бы уточнить: случайных или псевдослучайных? Это разные темы.

 

И синтетабельный или нет :blink:

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Нужно сделать генератор случайных чисел с равномерным законом распределения.Если кто обладает инфой и может поделиться буду благодарен.

Как пример , можно ознакомится с книгой Суворова "Проектирование цифровых систем на VHDL" c 207 (поведенческая модель генератор псевдослучайной последовательности). Скачать можно здесь

http://lord-n.narod.ru/walla.html

Изменено пользователем KostyanPro

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Нужно бы уточнить: случайных или псевдослучайных? Это разные темы.

 

И синтетабельный или нет :blink:

 

Тоже верно. :) Хотя и тот и другой может быть синтезабельным.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

С.М. Сухман, А.В. Бернов, Б.В. Шевкопляс. Синхрониза-ция в телекоммуникационных системах. Анализ инже-нерных решений. – М.: Эко-Трендз, 2003. – 272 с.

Хоровиц П., Хилл У. Искусство схемотехники / 5 издание. – М.: Мир, 1998 г. – 704 с.

Иванов М.А., Чугунков И.В. Теория, применение и оценка качества генераторов псевдослучайных последователь-ностей. – М.: КУДИЦ-ОБРАЗ, 2003. – 240 с.

Посмотрите такие книжки. Там есть простейшие генераторы. Делаются на регистре сдвига и одном элементе исключающее или, реализация - элементарнейшая.

Первые книжки - самые простые, они очень распространены в интернете. Третью книжку я скачал в ослике, но найти её проблематично. Не найдёте - обращайтесь в приват - вышлю.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Генератор должен быть синтезабельным.

Всем большое спасибо за книжки.Буду изучать. :)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

синтетабельный

синтезабельный

 

Это же надо было так слово исковеркать!

Чем вас слово "синтезируемый" не устраивает?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Рекомендую следующий ресурс:

 

http://web.univ-ubs.fr/lester/~boutillon/wgng/wgng.html

 

неплохой генератор белого, и что наиболее сложно - Гауссовского шума. Я когда-то писал разработчику, и получил исходные тексты на VHDL. Работает корректно. Реализация - приемлемая, можно использовать в качестве базы для своих разработок, или как пример. На тему есть неплохая статья.

 

Если Гауссовскость не нужна - можно испльзовать просто LFSR, у Xilinx на тему есть XAPP.

 

Если сильно прижмет - могу куда-нибудь выложить тексты.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

синтезабельный

 

Это же надо было так слово исковеркать!

Чем вас слово "синтезируемый" не устраивает?

 

Да собственно устраивает. Так же как и "синтезабельный". Что-то я не углядел ошибку в своем тексте.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

синтезабельный

 

Это же надо было так слово исковеркать!

Чем вас слово "синтезируемый" не устраивает?

 

Да собственно устраивает. Так же как и "синтезабельный". Что-то я не углядел ошибку в своем тексте.

 

Надо открыть тему технический язык, для обсуждения подобного рода проблем, а то народ уже совсем говорить разучился. :a14:

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Надо открыть тему технический язык, для обсуждения подобного рода проблем, а то народ уже совсем говорить разучился. :a14:

 

Вот держу перед собой Полякова "Языки VHDL и Verilog в проектировании цифровой аппаратуры".

Глава 5.5 : "Синтезабельное подмножество HDL"

Глава 5.5 : "Ситтезабельные описания комбинационных узлов"

 

Подобные примеры есть еще. Термин вполне распространен.

Так чем Вас не устраивает слово "синтезабельность" и где я выразился не правильно?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Надо открыть тему технический язык, для обсуждения подобного рода проблем, а то народ уже совсем говорить разучился. :a14:

 

Вот держу перед собой Полякова "Языки VHDL и Verilog в проектировании цифровой аппаратуры".

Глава 5.5 : "Синтезабельное подмножество HDL"

Глава 5.5 : "Ситтезабельные описания комбинационных узлов"

 

Подобные примеры есть еще. Термин вполне распространен.

Это не показатель. К сожалению, общий уровень редактуры не очень высок, в технической (тем более в весьма специфической) области особенно. Все отдано на откуп автору.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
К сожалению, ваш контент содержит запрещённые слова. Пожалуйста, отредактируйте контент, чтобы удалить выделенные ниже слова.
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...