nepoch 0 February 25, 2020 Posted February 25, 2020 · Report post Подскажите лучшие книги для того чтобы разобраться в методологии UVM и начать писать в быстрые сроки??? Quote Share this post Link to post Share on other sites More sharing options...
one_eight_seven 6 February 25, 2020 Posted February 25, 2020 (edited) · Report post 58 minutes ago, nepoch said: Подскажите лучшие книги для того чтобы разобраться в методологии UVM и начать писать в быстрые сроки??? UVM Primer. Vanessa's Guide. После этого уже будет не страшно просто писать, сверяясь с UVM User Guide. Edited February 25, 2020 by one_eight_seven Quote Share this post Link to post Share on other sites More sharing options...
S_Hawk 0 June 15, 2020 Posted June 15, 2020 · Report post On 4/30/2019 at 4:14 PM, Nick_K said: Вся хитрость заключается в количестве строк процесса: верилог разрешает писать процесс вез конструкции begin-end только для однострочных выражений, а каждая ";" - это конец строки. Соответственно больше одной строки - используйте конструкцию начала/окончания процесса Так речь шла о том, что символ "," вместо ";" как раз и должен говорить компилятору, что два выражения, разделенные запятой нужно воспринимать как одно. По аналогии с языком Си. Причем, Верилог в операторе assign позволяет такое, а в always - не позволяет. Мне тоже это кажется нелогичным... Quote Share this post Link to post Share on other sites More sharing options...
RobFPGA 57 June 15, 2020 Posted June 15, 2020 · Report post Приветствую! 41 minutes ago, S_Hawk said: Так речь шла о том, что символ "," вместо ";" как раз и должен говорить компилятору, что два выражения, разделенные запятой нужно воспринимать как одно. По аналогии с языком Си. Причем, Верилог в операторе assign позволяет такое, а в always - не позволяет. Мне тоже это кажется нелогичным... always_comb int aa, bb; logic c,d; , aa=inA*10; , begin: name1 int eee; , bb=aa+InB; , ... end , c=bb>0;, ... Если сделать как вы хотите то тоже логики не добавится. Парсить такое в компиляторе кошмар, а уж читать в тексте и подавно. Все же процесс (always) по сути описывающий последовательность выполнения операторов это не оператор назначения (assign) который сам по себе. Удачи! Rob. Quote Share this post Link to post Share on other sites More sharing options...
Bad0512 2 October 7, 2020 Posted October 7, 2020 · Report post Коллеги, посоветуйте годной литературы по Vivado HLS. По служебной необходимости есть задача освоить это кунг-фу. Хотелось бы сделать это наиболее приятным способом, без рака мозга. З Ы Стандартные доки от Xilinx предлагать нет смысла - они в любом случае в списке на изучение. Quote Share this post Link to post Share on other sites More sharing options...
_4afc_ 36 October 7, 2020 Posted October 7, 2020 · Report post 1 hour ago, Bad0512 said: Коллеги, посоветуйте годной литературы по Vivado HLS. По служебной необходимости есть задача освоить это кунг-фу. Когда стояла задача перенести С код на ПЛИС то заставили переписать код на С++ с использованием референсов. У Майкросовта даже есть возможность проверить код - скармливаеш файл через батник и он говорит, насколько он соответствует стандарту - если соответствует, то легче потом HLS обрабатывается. Подробностей не помню... давно было. Quote Share this post Link to post Share on other sites More sharing options...
yamantau 15 December 27, 2020 Posted December 27, 2020 · Report post 27.10.2019 в 20:29, Perdachillo сказал: Не нашли в электронном виде? Залито, upload/books Quote Share this post Link to post Share on other sites More sharing options...
yes 8 April 13, 2022 Posted April 13, 2022 · Report post прошу поделиться стандартом UVM (IEEE 1800.2 если не ошибаюсь) ftp у меня не работает почему-то, и в сети не нашел Quote Share this post Link to post Share on other sites More sharing options...
Кнкн 5 April 14, 2022 Posted April 14, 2022 · Report post 11 hours ago, yes said: прошу поделиться стандартом UVM (IEEE 1800.2 если не ошибаюсь) ftp у меня не работает почему-то, и в сети не нашел IEEE Std 1800.2™-2020.pdf Quote Share this post Link to post Share on other sites More sharing options...
des00 26 April 14, 2022 Posted April 14, 2022 · Report post UVM таки стандартизировали?? сильно. Quote Share this post Link to post Share on other sites More sharing options...
yes 8 April 14, 2022 Posted April 14, 2022 · Report post 2 hours ago, Кнкн said: IEEE Std 1800.2™-2020.pdf 2.73 MB · 5 downloads спасибо Quote Share this post Link to post Share on other sites More sharing options...
nice_vladi 3 April 14, 2022 Posted April 14, 2022 · Report post 2 hours ago, des00 said: UVM таки стандартизировали?? сильно. По-моему, уже давно:https://www.accellera.org/downloads/standards/uvm Quote Share this post Link to post Share on other sites More sharing options...
des00 26 April 14, 2022 Posted April 14, 2022 · Report post 30 minutes ago, nice_vladi said: По-моему, уже давно:https://www.accellera.org/downloads/standards/uvm опять за парту надо, а то все по проприетарным книжкам Quote Share this post Link to post Share on other sites More sharing options...
