Языки проектирования на ПЛИС (FPGA)

3056 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2.  

   Документация на System Verilog

   • 1
   • 2
   • 3
   • 4
   • 19

   dimasen
   • 284 replies
   • 87706 views
   • October 28
   • Посл. сообщение: Мур
3.  

   Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык

   • 1
   • 2
   • 3
   • 4
   • 6

   Vadim
   • 82 replies
   • 36073 views
   • October 25
   • Посл. сообщение: Flip-fl0p
4.  

   Ссылки на готовые описания модулей на форуме

   • 1
   • 2

   Maverick_
   • 24 replies
   • 19130 views
   • June 28, 2018
   • Посл. сообщение: Мур
5.  

   Языки описания свойств аппаратуры

   • 1
   • 2
   • 3
   • 4

   CaPpuCcino
   • 49 replies
   • 36593 views
   • May 20, 2018
   • Посл. сообщение: Мур
6.  

   FAQ по языкам описания аппаратуры

   • 1
   • 2
   • 3
   • 4
   • 10

   makc
   • 138 replies
   • 55689 views
   • April 4, 2018
   • Посл. сообщение: Flip-fl0p
7.  

   xHDL. Хрестоматия для начинающих :)

   • 1
   • 2
   • 3
   • 4

   MurrVK
   • 59 replies
   • 54456 views
   • November 13, 2017
   • Посл. сообщение: Mikhail B.
8.  

   Работа с многомерными массивами.

   Tpeck
   • 3 replies
   • 206 views
   • Wednesday at 01:00 AM
   • Посл. сообщение: des00
9.  

   sv, сложность синтеза больших циклов на большом буфере

   • 1
   • 2

   new123
   • 21 replies
   • 428 views
   • Tuesday at 11:25 AM
   • Посл. сообщение: alexadmin
10.  

    task в interface

    Lutovid
    • 13 replies
    • 312 views
    • Monday at 06:22 PM
    • Посл. сообщение: Nick_K
11.  

    очередь на верилоге

    nopak
    • 8 replies
    • 193 views
    • December 1
    • Посл. сообщение: andrew_b
12.  

    sv, расчет, проводимый 1 раз, но не initial

    new123
    • 3 replies
    • 166 views
    • November 30
    • Посл. сообщение: pavlovconst
13.  

    Редактор tcl

    Kluwer
    • 14 replies
    • 363 views
    • November 29
    • Посл. сообщение: Nick_K
14.  

    Проверка индекса вне диапазона массива, SV

    new123
    • 3 replies
    • 145 views
    • November 29
    • Посл. сообщение: new123
15.  

    Математика в VHDL

    • 1
    • 2
    • 3

    jenya7
    • 43 replies
    • 921 views
    • November 20
    • Посл. сообщение: RobFPGA
16.  

    FEC на ПЛИС

    • 1
    • 2
    • 3
    • 4
    • 13

    des00
    • 184 replies
    • 37447 views
    • November 12
    • Посл. сообщение: des00
17.  

    Мигание led панели VHDL

    Scromo
    • 2 replies
    • 161 views
    • November 2
    • Посл. сообщение: MrGalaxy
18.  

    Обработка параметров в теле функции systemverilog

    • 1
    • 2

    Perdachillo
    • 15 replies
    • 455 views
    • October 29
    • Посл. сообщение: RobFPGA
19.  

    Verilog: работа с массивами - прошу подсказать как правильно

    • 1
    • 2

    Nagisa
    • 20 replies
    • 995 views
    • October 28
    • Посл. сообщение: Nagisa
20.  

    Вопрос начинающего (VHDL)

    • 1
    • 2
    • 3
    • 4

    nameless
    • 49 replies
    • 1844 views
    • October 28
    • Посл. сообщение: GAYVER
21.  

    Генерация pseudo-random для инициализации массивов при синтезе

    RobFPGA
    • 7 replies
    • 252 views
    • October 24
    • Посл. сообщение: des00
22.  

    numeric_std

    • 1
    • 2
    • 3
    • 4
    • 5

    go2winner
    • 63 replies
    • 2517 views
    • October 24
    • Посл. сообщение: Nick_K
23.  

    DVI и TimeQuest

    rash230691
    • 2 replies
    • 201 views
    • October 21
    • Посл. сообщение: rash230691
24.  

    SystemVerilog для не-начинающих

    • 1
    • 2
    • 3
    • 4
    • 5

    Mad_kvmg
    • 60 replies
    • 2776 views
    • October 20
    • Посл. сообщение: StewartLittle
25.  

    SystemVerilog Union

    Mad_kvmg
    • 4 replies
    • 211 views
    • October 16
    • Посл. сообщение: Mad_kvmg
26.  

    Подключение SV модуля с многомерными портами в VHDL

    BSACPLD
    • 12 replies
    • 218 views
    • October 16
    • Посл. сообщение: RobFPGA