Языки проектирования на ПЛИС (FPGA)

3112 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение

2. Документация на System Verilog 1 2 3 4 20

   dimasen
   • 288 replies
   • 90535 views
   • June 15
   • Посл. сообщение: RobFPGA

3. Ссылки на готовые описания модулей на форуме 1 2 3

   Maverick_
   • 32 replies
   • 21680 views
   • April 8
   • Посл. сообщение: Maverick_

4. Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык 1 2 3 4 6

   Vadim
   • 82 replies
   • 37038 views
   • October 25, 2019
   • Посл. сообщение: Flip-fl0p

5. Языки описания свойств аппаратуры 1 2 3 4

   CaPpuCcino
   • 49 replies
   • 37258 views
   • May 20, 2018
   • Посл. сообщение: Мур

6. FAQ по языкам описания аппаратуры 1 2 3 4 10

   makc
   • 138 replies
   • 56622 views
   • April 4, 2018
   • Посл. сообщение: Flip-fl0p

7. xHDL. Хрестоматия для начинающих :) 1 2 3 4

   MurrVK
   • 59 replies
   • 55210 views
   • November 13, 2017
   • Посл. сообщение: Mikhail B.

8. Призрак ASIC бродит по России 1 2 3 4 7

   Мур
   • 98 replies
   • 2515 views
   • 8 hours ago
   • Посл. сообщение: Мур

9. verilog Использование регистра как входные данные в другом модуле 1 2

   Tealdris
   • 15 replies
   • 335 views
   • Tuesday at 10:23 AM
   • Посл. сообщение: Nick_K

10. Интероперабельность между SystemVerilog package и VHDL package

    demidrol
    • 3 replies
    • 206 views
    • Monday at 09:08 PM
    • Посл. сообщение: demidrol

11. Вопрос по Verilog

    dimamukhin97
    • 13 replies
    • 1378 views
    • Friday at 05:55 PM
    • Посл. сообщение: RobFPGA

12. Ошибка при запуске моделирования EEPROM M95XXX

    BSACPLD
    • 1 reply
    • 84 views
    • July 9
    • Посл. сообщение: BSACPLD

13. SystemVerilog always_comb infinite loop 1 2

    dxp
    • 26 replies
    • 536 views
    • July 5
    • Посл. сообщение: dxp

14. Первый проект на Verilog. Прошу помощи 1 2 3 4 12

    pinchemierda
    • 177 replies
    • 4143 views
    • July 2
    • Посл. сообщение: RobFPGA

15. Практическая задачка на SV

    RobFPGA
    • 3 replies
    • 189 views
    • July 2
    • Посл. сообщение: des00

16. Помогите ускорить проект на Verilog 1 2

    dimka76
    • 27 replies
    • 748 views
    • June 29
    • Посл. сообщение: dimka76

17. Задачка про бассейн с водой 1 2 3

    Mad_kvmg
    • 32 replies
    • 1063 views
    • June 17
    • Посл. сообщение: vt313

18. Short integer Verilog

    RadiatoR
    • 2 replies
    • 152 views
    • June 13
    • Посл. сообщение: RadiatoR

19. Правила корректного написания кода

    BSACPLD
    • 11 replies
    • 567 views
    • June 5
    • Посл. сообщение: lexx

20. Косяк с последовательностью обработки событий при моделировании

    OparinVD
    • 6 replies
    • 350 views
    • June 1
    • Посл. сообщение: OparinVD

21. Проблемы с циклами VHDL

    DimiD
    • 5 replies
    • 277 views
    • May 30
    • Посл. сообщение: DimiD

22. Высококуровневые языки описания 1 2

    Vadim_nsk
    • 17 replies
    • 950 views
    • May 20
    • Посл. сообщение: des00

23. Ошибка при компиляции

    jenya7
    • 5 replies
    • 143 views
    • May 20
    • Посл. сообщение: des00

24. Общее условие для всех состояний в state machine. 1 2 3

    jenya7
    • 34 replies
    • 924 views
    • May 13
    • Посл. сообщение: Flip-fl0p

25. Не работает условие

    jenya7
    • 4 replies
    • 175 views
    • May 12
    • Посл. сообщение: jenya7

26. Изменение сигнала из двух мест.

    jenya7
    • 6 replies
    • 304 views
    • May 8
    • Посл. сообщение: wolfman