3,311 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык 1 2 3 4 6

   Vadim
   • 83 replies
   • 43,050 views
   • October 24, 2022
   • Посл. сообщение: ovn
3. 

   Документация на System Verilog 1 2 3 4 20

   dimasen
   • 297 replies
   • 102,971 views
   • April 14, 2022
   • Посл. сообщение: des00
4. 

   Ссылки на готовые описания модулей на форуме 1 2 3

   Maverick_
   • 34 replies
   • 27,390 views
   • May 4, 2021
   • Посл. сообщение: Maverick_
5. 

   Языки описания свойств аппаратуры 1 2 3 4

   CaPpuCcino
   • 49 replies
   • 41,978 views
   • May 20, 2018
   • Посл. сообщение: Мур
6. 

   FAQ по языкам описания аппаратуры 1 2 3 4 10

   makc
   • 138 replies
   • 61,814 views
   • April 4, 2018
   • Посл. сообщение: Flip-fl0p
7. 

   xHDL. Хрестоматия для начинающих :) 1 2 3 4

   MurrVK
   • 59 replies
   • 59,207 views
   • November 13, 2017
   • Посл. сообщение: Mikhail B.
8. 

   проблема с симуляцией в isim (vivado)

   Maverick_
   • 1 reply
   • 99 views
   • Tuesday at 04:57 PM
   • Посл. сообщение: Maverick_
9. 

   найти 2 максимума в потоке

   Maverick_
   • 9 replies
   • 472 views
   • Saturday at 05:34 PM
   • Посл. сообщение: tegumay
10. 

    Verilog, переменные в индексах массивов

    Jackov
    • 6 replies
    • 305 views
    • March 14
    • Посл. сообщение: sazh
11. 

    Расходятся результаты моделирования и синтеза

    OparinVD
    • 5 replies
    • 283 views
    • March 10
    • Посл. сообщение: OparinVD
12. 

    Что лучше в VHDL case или if-elsif

    jenya7
    • 6 replies
    • 453 views
    • March 10
    • Посл. сообщение: OparinVD
13. 

    VHDL, не могу найти красивого решения

    OparinVD
    • 4 replies
    • 367 views
    • March 6
    • Посл. сообщение: OparinVD
14. 

    помощь с core atan

    Maverick_
    • 2 replies
    • 277 views
    • February 15
    • Посл. сообщение: RuSTA
15. 

    Вызов одного и того же инстанса из нескольких модулей

    manchini
    • 9 replies
    • 730 views
    • February 15
    • Посл. сообщение: manchini
16. 

    FEC на ПЛИС 1 2 3 4 13

    des00
    • 194 replies
    • 50,589 views
    • February 15
    • Посл. сообщение: des00
17. 

    $readmemh в Верилоге

    sherr
    • 14 replies
    • 1,726 views
    • February 10
    • Посл. сообщение: DanilinS
18. 

    fft vivado 2019.1

    Maverick_
    • 2 replies
    • 353 views
    • February 6
    • Посл. сообщение: Maverick_
19. 

    Verilog объявление глубины массивов

    dimka76
    • 3 replies
    • 275 views
    • February 4
    • Посл. сообщение: lexx
20. 

    Посоветуйте курс(ы) по верификации на System Verilog 1 2

    Koluchiy
    • 21 replies
    • 2,912 views
    • January 26
    • Посл. сообщение: Alex77
21. 

    Объявление генериков

    jenya7
    • 3 replies
    • 218 views
    • January 26
    • Посл. сообщение: gridinp
22. 

    Современное синхронное/асинхронное проектирование и моделирование 1 2 3

    krux
    • 39 replies
    • 1,737 views
    • January 18
    • Посл. сообщение: krux
23. 

    verilog-modelsim автоматизация тестирования 1 2

    Вадим Н.
    • 19 replies
    • 1,553 views
    • December 22, 2022
    • Посл. сообщение: Zversky
24. 

    "Слепок" проекта для занесения в RTL

    Zversky
    • 12 replies
    • 729 views
    • December 21, 2022
    • Посл. сообщение: makc
25. 

    DCT vhdl

    kola
    • 7 replies
    • 497 views
    • December 14, 2022
    • Посл. сообщение: des00
26. 

    Как правильно описать мультиплексор

    Вадим Н.
    • 12 replies
    • 992 views
    • December 13, 2022
    • Посл. сообщение: sazh