В форуме 2 946 тем

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2.  

   Важно    Документация на System Verilog

   • 1
   • 2
   • 3
   • 4
   • 18

   dimasen
   • 268 ответов
   • 77 678 просмотров
   • 1 августа
   • Посл. сообщение: Мур
3.  

   Важно    Ссылки на готовые описания модулей на форуме

   • 1
   • 2

   Maverick_
   • 24 ответа
   • 16 968 просмотров
   • 28 июня
   • Посл. сообщение: Мур
4.  

   Важно    Языки описания свойств аппаратуры

   • 1
   • 2
   • 3
   • 4

   CaPpuCcino
   • 49 ответов
   • 34 180 просмотров
   • 20 мая
   • Посл. сообщение: Мур
5.  

   Важно    FAQ по языкам описания аппаратуры

   • 1
   • 2
   • 3
   • 4
   • 10

   makc
   • 138 ответов
   • 52 020 просмотров
   • 4 апреля
   • Посл. сообщение: Flip-fl0p
6.  

   Важно    xHDL. Хрестоматия для начинающих :)

   • 1
   • 2
   • 3
   • 4

   MurrVK
   • 59 ответов
   • 51 354 просмотра
   • 13 ноября, 2017
   • Посл. сообщение: Mikhail B.
7.  

   Важно    Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык

   • 1
   • 2
   • 3
   • 4
   • 6

   Vadim
   • 80 ответов
   • 32 548 просмотров
   • 16 января, 2017
   • Посл. сообщение: warrior-2001
8.  

   Как правильно написать task automatic на System Verilog

   Koluchiy
   • 7 ответов
   • 278 просмотров
   • 1 час назад
   • Посл. сообщение: Darky777
9.  

   SMI протокол на VHDL

   jenya7
   • 9 ответов
   • 591 просмотр
   • 4 часа назад
   • Посл. сообщение: wolfman
10.  

    Тестбенч в МоделСим не работает.

    jenya7
    • 9 ответов
    • 117 просмотров
    • 7 часов назад
    • Посл. сообщение: Flip-fl0p
11.  

    Низкоуровневая верификация TCP/IP стека в FPGA

    • 1
    • 2

    RobFPGA
    • 20 ответов
    • 594 просмотра
    • 17 часов назад
    • Посл. сообщение: RobFPGA
12.  

    Проблема чтения байта по SPI.

    jenya7
    • 4 ответа
    • 112 просмотра
    • Вчера в 10:36
    • Посл. сообщение: jenya7
13.  

    Считать состояние выхода

    jenya7
    • 7 ответов
    • 149 просмотров
    • понедельник в 12:05
    • Посл. сообщение: jenya7
14.  

    FEC на ПЛИС

    • 1
    • 2
    • 3
    • 4
    • 11

    des00
    • 159 ответов
    • 29 720 просмотров
    • 5 октября
    • Посл. сообщение: Grizzly
15.  

    Правильное объявление pll

    alex1985
    • 3 ответа
    • 346 просмотров
    • 3 октября
    • Посл. сообщение: Darky777
16.  

    Десятичное представление сигнала

    jenya7
    • 14 ответов
    • 443 просмотра
    • 25 сентября
    • Посл. сообщение: quato_a
17.  

    как передать generic из вхдл в схематик?

    GAYVER
    • 4 ответа
    • 263 просмотра
    • 24 сентября
    • Посл. сообщение: RobFPGA
18.  

    Проблема с комментариями Quartus II

    Ensider
    • 8 ответов
    • 1 268 просмотров
    • 15 сентября
    • Посл. сообщение: GeorgK
19.  

    описание машины состояний

    john72
    • 3 ответа
    • 1 056 просмотров
    • 5 сентября
    • Посл. сообщение: dvladim
20.  

    новичок, string

    nomerlin
    • 14 ответов
    • 988 просмотров
    • 5 сентября
    • Посл. сообщение: iosifk
21.  

    Вопрос по передаче параметра в процедуру на VHDL

    DSIoffe
    • 5 ответов
    • 1 322 просмотра
    • 29 августа
    • Посл. сообщение: DSIoffe
22.  

    компактная запись парралельного однотипного действия

    dimone
    • 10 ответов
    • 2 900 просмотров
    • 21 августа
    • Посл. сообщение: Kluwer
23.  

    Вопрос по работе CASE в Verilog

    jurist
    • 11 ответов
    • 1 961 просмотр
    • 13 августа
    • Посл. сообщение: iosifk
24.  

    clock LED (verilog)

    demsp
    • 13 ответов
    • 2 783 просмотра
    • 9 августа
    • Посл. сообщение: RobFPGA
25.  

    UVM port export

    AVR
    • 13 ответов
    • 2 777 просмотров
    • 9 августа
    • Посл. сообщение: AVR
26.  

    FIFO на VHDL

    • 1
    • 2

    jenya7
    • 29 ответов
    • 2 672 просмотра
    • 7 августа
    • Посл. сообщение: Tpeck