Языки проектирования на ПЛИС (FPGA)

3201 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение

2. Ссылки на готовые описания модулей на форуме 1 2 3

   Maverick_
   • 34 replies
   • 24016 views
   • May 4
   • Посл. сообщение: Maverick_

3. Документация на System Verilog 1 2 3 4 20

   dimasen
   • 291 replies
   • 95479 views
   • December 27, 2020
   • Посл. сообщение: yamantau

4. Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык 1 2 3 4 6

   Vadim
   • 82 replies
   • 39154 views
   • October 25, 2019
   • Посл. сообщение: Flip-fl0p

5. Языки описания свойств аппаратуры 1 2 3 4

   CaPpuCcino
   • 49 replies
   • 39043 views
   • May 20, 2018
   • Посл. сообщение: Мур

6. FAQ по языкам описания аппаратуры 1 2 3 4 10

   makc
   • 138 replies
   • 58521 views
   • April 4, 2018
   • Посл. сообщение: Flip-fl0p

7. xHDL. Хрестоматия для начинающих :) 1 2 3 4

   MurrVK
   • 59 replies
   • 56856 views
   • November 13, 2017
   • Посл. сообщение: Mikhail B.

8. Как исправить код? Или что добавить? 1 2

   alexPec
   • 22 replies
   • 728 views
   • Tuesday at 12:40 PM
   • Посл. сообщение: Nick_K

9. модель старой памяти SDRAM

   _sda
   • 2 replies
   • 209 views
   • July 30
   • Посл. сообщение: _sda

10. Фильтр скользящее среднее 1 2

    Halfback
    • 17 replies
    • 866 views
    • July 30
    • Посл. сообщение: stealthisname

11. Загрузка прошивки из STM32 через JTAG в ПЛИС

    Nagisa
    • 6 replies
    • 457 views
    • July 27
    • Посл. сообщение: adnega

12. Использование UVM 1 2

    AntonB
    • 27 replies
    • 817 views
    • July 22
    • Посл. сообщение: one_eight_seven

13. Mux контроллер со справедливым обслуживанием

    Uncle_igor
    • 7 replies
    • 420 views
    • July 21
    • Посл. сообщение: Uncle_igor

14. SV вложенный modport

    RobFPGA
    • 8 replies
    • 365 views
    • July 20
    • Посл. сообщение: lexx

15. Детский вопрос по присваиванию 1 2 3

    alexPec
    • 31 replies
    • 1395 views
    • July 19
    • Посл. сообщение: RobFPGA

16. Массив интерфейсов в SV

    attaboy
    • 4 replies
    • 139 views
    • July 16
    • Посл. сообщение: RobFPGA

17. Обработка оператором собеля матрицы 8 на 8

    p0lar1zee
    • 3 replies
    • 408 views
    • July 16
    • Посл. сообщение: stealthisname

18. Динамическое изменение полей в uvm_sequence/uvm_sequence_item

    nice_vladi
    • 7 replies
    • 286 views
    • July 15
    • Посл. сообщение: one_eight_seven

19. Verilog - пользовательские типы данных. 1 2

    Tpeck
    • 16 replies
    • 666 views
    • July 12
    • Посл. сообщение: xvr

20. Актуальный размер структуры определенной в interface

    RobFPGA
    • 8 replies
    • 692 views
    • July 12
    • Посл. сообщение: xvr

21. Определение 1/6 числа 1 2 3

    Valek87
    • 38 replies
    • 1981 views
    • July 11
    • Посл. сообщение: stealthisname

22. Переменная задержка в симуляции

    Aleх
    • 2 replies
    • 233 views
    • July 10
    • Посл. сообщение: Aleх

23. Ограничения для синхронизатора клоковых доменов 1 2

    Tik31
    • 28 replies
    • 985 views
    • July 9
    • Посл. сообщение: Lutovid

24. Максимальная частота тактирования 1 2 3 4 5

    Manvel
    • 73 replies
    • 2659 views
    • July 8
    • Посл. сообщение: Manvel

25. Ограничения Multi cycle

    Tik31
    • 0 replies
    • 180 views
    • July 6
    • Посл. сообщение: Tik31

26. Как обеспечить повторное использование кода для сдвигового регистра?

    flammmable
    • 8 replies
    • 250 views
    • July 5
    • Посл. сообщение: Aleх