Языки проектирования на ПЛИС (FPGA)

3212 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение

2. Ссылки на готовые описания модулей на форуме 1 2 3

   Maverick_
   • 34 replies
   • 24530 views
   • May 4
   • Посл. сообщение: Maverick_

3. Документация на System Verilog 1 2 3 4 20

   dimasen
   • 291 replies
   • 96263 views
   • December 27, 2020
   • Посл. сообщение: yamantau

4. Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык 1 2 3 4 6

   Vadim
   • 82 replies
   • 39610 views
   • October 25, 2019
   • Посл. сообщение: Flip-fl0p

5. Языки описания свойств аппаратуры 1 2 3 4

   CaPpuCcino
   • 49 replies
   • 39403 views
   • May 20, 2018
   • Посл. сообщение: Мур

6. FAQ по языкам описания аппаратуры 1 2 3 4 10

   makc
   • 138 replies
   • 58917 views
   • April 4, 2018
   • Посл. сообщение: Flip-fl0p

7. xHDL. Хрестоматия для начинающих :) 1 2 3 4

   MurrVK
   • 59 replies
   • 57147 views
   • November 13, 2017
   • Посл. сообщение: Mikhail B.

8. SystemVerilog. Параметризованные интерфейсы.

   Asb
   • 5 replies
   • 383 views
   • 12 hours ago
   • Посл. сообщение: des00

9. testbench (vhdl)

   Maverick_
   • 6 replies
   • 374 views
   • Monday at 10:32 AM
   • Посл. сообщение: Maverick_

10. VERILOG, тест бенч и не только 1 2 3 4 7

    Грендайзер
    • 93 replies
    • 8276 views
    • October 13
    • Посл. сообщение: new123

11. Быстрое умножение с накоплением 1 2 3

    alexPec
    • 33 replies
    • 1568 views
    • October 10
    • Посл. сообщение: Doka
12. Есть желающие позаниматьтся с новичком?

    Topic was moved to forum Предлагаю работу

13. Декларирование сигналов в Verilog

    Asb
    • 6 replies
    • 304 views
    • October 6
    • Посл. сообщение: SII

14. VHDL счёт сбрасывается раньше времени

    Sv37
    • 3 replies
    • 622 views
    • October 6
    • Посл. сообщение: gosha

15. Размер переменной по количеству элементов enum в SystemVerilog 1 2

    BaN
    • 15 replies
    • 634 views
    • September 21
    • Посл. сообщение: BaN

16. преобразование int32 в int16 на verilog 1 2

    Halfback
    • 19 replies
    • 996 views
    • September 19
    • Посл. сообщение: misyachniy

17. HDMI на Artix AC701 1 2

    Jul'etta
    • 15 replies
    • 1070 views
    • September 10
    • Посл. сообщение: Jul'etta

18. generic, vhdl

    Maverick_
    • 4 replies
    • 417 views
    • August 30
    • Посл. сообщение: Strob

19. Ошибка в дизайне процесса: данные в FIFO [VHDL]

    Nano2021
    • 5 replies
    • 356 views
    • August 25
    • Посл. сообщение: MrGalaxy

20. отладка hdl в simulink

    Fynjisx
    • 2 replies
    • 484 views
    • August 18
    • Посл. сообщение: slkhome

21. Ищу книгу про ЦОС на базе ПЛИС 1 2 3

    azmun
    • 34 replies
    • 6090 views
    • August 11
    • Посл. сообщение: Кнкн

22. Загрузка прошивки из STM32 через JTAG в ПЛИС

    Nagisa
    • 11 replies
    • 890 views
    • August 8
    • Посл. сообщение: HardWareMan

23. Как исправить код? Или что добавить? 1 2

    alexPec
    • 22 replies
    • 874 views
    • August 3
    • Посл. сообщение: Nick_K

24. модель старой памяти SDRAM

    _sda
    • 2 replies
    • 266 views
    • July 30
    • Посл. сообщение: _sda

25. Фильтр скользящее среднее 1 2

    Halfback
    • 17 replies
    • 1035 views
    • July 30
    • Посл. сообщение: stealthisname

26. Использование UVM 1 2

    AntonB
    • 27 replies
    • 998 views
    • July 22
    • Посл. сообщение: one_eight_seven