Языки проектирования на ПЛИС (FPGA)

3045 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2.  

   Документация на System Verilog

   • 1
   • 2
   • 3
   • 4
   • 19

   dimasen
   • 280 replies
   • 86748 views
   • September 30
   • Посл. сообщение: Мур
3.  

   Ссылки на готовые описания модулей на форуме

   • 1
   • 2

   Maverick_
   • 24 replies
   • 18997 views
   • June 28, 2018
   • Посл. сообщение: Мур
4.  

   Языки описания свойств аппаратуры

   • 1
   • 2
   • 3
   • 4

   CaPpuCcino
   • 49 replies
   • 36344 views
   • May 20, 2018
   • Посл. сообщение: Мур
5.  

   FAQ по языкам описания аппаратуры

   • 1
   • 2
   • 3
   • 4
   • 10

   makc
   • 138 replies
   • 55393 views
   • April 4, 2018
   • Посл. сообщение: Flip-fl0p
6.  

   xHDL. Хрестоматия для начинающих :)

   • 1
   • 2
   • 3
   • 4

   MurrVK
   • 59 replies
   • 54223 views
   • November 13, 2017
   • Посл. сообщение: Mikhail B.
7.  

   Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык

   • 1
   • 2
   • 3
   • 4
   • 6

   Vadim
   • 80 replies
   • 35556 views
   • January 16, 2017
   • Посл. сообщение: warrior-2001
8.  

   numeric_std

   • 1
   • 2
   • 3
   • 4

   go2winner
   • 52 replies
   • 1958 views
   • 5 hours ago
   • Посл. сообщение: des00
9.  

   DVI и TimeQuest

   rash230691
   • 2 replies
   • 142 views
   • Monday at 06:37 AM
   • Посл. сообщение: rash230691
10.  

    SystemVerilog для не-начинающих

    • 1
    • 2
    • 3
    • 4
    • 5

    Mad_kvmg
    • 60 replies
    • 2411 views
    • Sunday at 06:37 PM
    • Посл. сообщение: StewartLittle
11.  

    SystemVerilog Union

    Mad_kvmg
    • 4 replies
    • 168 views
    • October 16
    • Посл. сообщение: Mad_kvmg
12.  

    Подключение SV модуля с многомерными портами в VHDL

    BSACPLD
    • 12 replies
    • 192 views
    • October 16
    • Посл. сообщение: RobFPGA
13.  

    Правильное описание constraint

    new123
    • 6 replies
    • 303 views
    • October 14
    • Посл. сообщение: RobFPGA
14.  

    Вопрос начинающего (VHDL)

    • 1
    • 2
    • 3
    • 4

    nameless
    • 48 replies
    • 1574 views
    • October 14
    • Посл. сообщение: des00
15.  

    массивы, потребление ресурсов fpga

    big_ben
    • 5 replies
    • 189 views
    • October 10
    • Посл. сообщение: big_ben
16.  

    переменную убрать из generic и сделать портом

    big_ben
    • 6 replies
    • 212 views
    • October 10
    • Посл. сообщение: Nick_K
17.  

    Покритикуйте FIFO

    • 1
    • 2

    Dantist2k17
    • 16 replies
    • 1357 views
    • October 9
    • Посл. сообщение: KeisN13
18.  

    Книга digital-design-and-computer-architecture-russian-translation.pdf - бесплатна?

    AVR
    • 11 replies
    • 1516 views
    • October 8
    • Посл. сообщение: AVR
19.  

    Вопрос студента по Verilog

    3FoH9l
    • 4 replies
    • 252 views
    • October 5
    • Посл. сообщение: RobFPGA
20.  

    Вопрос по инициализации 2х-мерного массива

    • 1
    • 2

    TamRazZ
    • 24 replies
    • 557 views
    • October 4
    • Посл. сообщение: Nick_K
21.  

    Блокирующее присваивание - симуляция отличается от синтеза

    • 1
    • 2
    • 3

    pavlovconst
    • 30 replies
    • 828 views
    • October 1
    • Посл. сообщение: pavlovconst
22.  

    Где найти полное описание команд SDC?

    Dmitry_B
    • 4 replies
    • 276 views
    • September 27
    • Посл. сообщение: Dmitry_B
23.  

    VHDL счёт сбрасывается раньше времени

    Sv37
    • 1 reply
    • 153 views
    • September 24
    • Посл. сообщение: Nick_K
24.  

    Поиск часто встречающихся элементов в массиве VHDL

    • 1
    • 2
    • 3

    ЕвгенийЗлыднев
    • 36 replies
    • 1042 views
    • September 13
    • Посл. сообщение: ЕвгенийЗлыднев
25.  

    Tcl интерпретатор

    djhall
    • 6 replies
    • 415 views
    • September 10
    • Посл. сообщение: KeisN13
26.  

    SV modport иерархия

    lkg47
    • 5 replies
    • 296 views
    • September 6
    • Посл. сообщение: lexx