Языки проектирования на ПЛИС (FPGA)

3173 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение

2. Ссылки на готовые описания модулей на форуме 1 2 3

   Maverick_
   • 33 replies
   • 23249 views
   • April 13
   • Посл. сообщение: Maverick_

3. Документация на System Verilog 1 2 3 4 20

   dimasen
   • 291 replies
   • 94694 views
   • December 27, 2020
   • Посл. сообщение: yamantau

4. Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык 1 2 3 4 6

   Vadim
   • 82 replies
   • 38688 views
   • October 25, 2019
   • Посл. сообщение: Flip-fl0p

5. Языки описания свойств аппаратуры 1 2 3 4

   CaPpuCcino
   • 49 replies
   • 38649 views
   • May 20, 2018
   • Посл. сообщение: Мур

6. FAQ по языкам описания аппаратуры 1 2 3 4 10

   makc
   • 138 replies
   • 58143 views
   • April 4, 2018
   • Посл. сообщение: Flip-fl0p

7. xHDL. Хрестоматия для начинающих :) 1 2 3 4

   MurrVK
   • 59 replies
   • 56439 views
   • November 13, 2017
   • Посл. сообщение: Mikhail B.

8. Определение 1/6 числа 1 2 3

   Valek87
   • 37 replies
   • 1067 views
   • 16 hours ago
   • Посл. сообщение: vt313

9. SV : а можно ли в clocking задать input sampling после фронта клока?

   yes
   • 2 replies
   • 211 views
   • April 12
   • Посл. сообщение: yes

10. Сложение signed разной разрядности

    gosha
    • 7 replies
    • 640 views
    • April 10
    • Посл. сообщение: hlebn
11. Программный обнаружитель k/n-l (5/8-3).

    Topic was moved to forum Предлагаю работу

12. Использование Record type 1 2

    jenya7
    • 19 replies
    • 310 views
    • April 8
    • Посл. сообщение: quato_a

13. RAM на SV упаковать в altsyncram в Quartus 12.1

    dlsh
    • 7 replies
    • 205 views
    • April 8
    • Посл. сообщение: dlsh

14. SystemVerilog видимость parameter в task

    alxkon
    • 4 replies
    • 331 views
    • April 5
    • Посл. сообщение: alxkon

15. Инициализация значениями из файла

    Michael358
    • 3 replies
    • 281 views
    • April 1
    • Посл. сообщение: Michael358

16. WRITE and READ

    ivan0009
    • 3 replies
    • 259 views
    • March 31
    • Посл. сообщение: MrGalaxy

17. Правильный set_multicycle_path

    new123
    • 8 replies
    • 416 views
    • March 30
    • Посл. сообщение: new123

18. Как параметризовать делитель частоты?

    flammmable
    • 13 replies
    • 538 views
    • March 30
    • Посл. сообщение: flammmable

19. Как правильно и оптимальнее реализовать несколько автоматов 1 2

    Nagisa
    • 29 replies
    • 1444 views
    • March 25
    • Посл. сообщение: Nagisa

20. atan2 на Verilog 1 2

    Zalman_
    • 24 replies
    • 1455 views
    • March 20
    • Посл. сообщение: Zalman_

21. Verilog, взаимодействие параметров и препроцессора

    Koluchiy
    • 8 replies
    • 313 views
    • March 14
    • Посл. сообщение: Nick_K

22. Как правильно написать task automatic на System Verilog 1 2

    Koluchiy
    • 23 replies
    • 1983 views
    • March 10
    • Посл. сообщение: Restinstage

23. Защелку данных в список чувствительности always () 1 2

    new123
    • 16 replies
    • 748 views
    • March 9
    • Посл. сообщение: new123

24. вывод изображения на VGA

    Maverick_
    • 7 replies
    • 409 views
    • March 3
    • Посл. сообщение: Maverick_

25. Перенос кода с языка C 1 2 3 4 5

    RIMUS1989i
    • 64 replies
    • 2149 views
    • March 2
    • Посл. сообщение: Leka

26. Два разных клока в одном процесе. 1 2

    jenya7
    • 21 replies
    • 552 views
    • March 1
    • Посл. сообщение: jenya7