В форуме 2 979 тем

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2.  

   Важно    Документация на System Verilog

   • 1
   • 2
   • 3
   • 4
   • 19

   dimasen
   • 276 ответов
   • 81 932 просмотра
   • 6 февраля
   • Посл. сообщение: en-valb
3.  

   Важно    Ссылки на готовые описания модулей на форуме

   • 1
   • 2

   Maverick_
   • 24 ответа
   • 17 940 просмотров
   • 28 июня, 2018
   • Посл. сообщение: Мур
4.  

   Важно    Языки описания свойств аппаратуры

   • 1
   • 2
   • 3
   • 4

   CaPpuCcino
   • 49 ответов
   • 35 115 просмотров
   • 20 мая, 2018
   • Посл. сообщение: Мур
5.  

   Важно    FAQ по языкам описания аппаратуры

   • 1
   • 2
   • 3
   • 4
   • 10

   makc
   • 138 ответов
   • 53 445 просмотров
   • 4 апреля, 2018
   • Посл. сообщение: Flip-fl0p
6.  

   Важно    xHDL. Хрестоматия для начинающих :)

   • 1
   • 2
   • 3
   • 4

   MurrVK
   • 59 ответов
   • 52 570 просмотров
   • 13 ноября, 2017
   • Посл. сообщение: Mikhail B.
7.  

   Важно    Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык

   • 1
   • 2
   • 3
   • 4
   • 6

   Vadim
   • 80 ответов
   • 33 898 просмотров
   • 16 января, 2017
   • Посл. сообщение: warrior-2001
8.  

   Время Fitter процесса больших SV массивов.

   new123
   • 14 ответов
   • 263 просмотра
   • 11 часов назад
   • Посл. сообщение: dvlwork
9.  

   Иерархия областей видимости в SV

   flammmable
   • 12 ответов
   • 296 просмотров
   • среда в 11:45
   • Посл. сообщение: flammmable
10.  

    PCIe Gen3 PHY

    • 1
    • 2

    kex
    • 19 ответов
    • 1 310 просмотров
    • суббота в 21:08
    • Посл. сообщение: Nik.
11.  

    Тип type в parameter модуля (немного экзотики в SV)

    RobFPGA
    • 1 ответ
    • 257 просмотров
    • 11 февраля
    • Посл. сообщение: Mad_kvmg
12.  

    Результаты синтеза не соответствуют ожиданиям

    • 1
    • 2

    Dantist2k17
    • 21 ответ
    • 753 просмотра
    • 11 февраля
    • Посл. сообщение: Aleх
13.  

    FEC на ПЛИС

    • 1
    • 2
    • 3
    • 4
    • 12

    des00
    • 171 ответ
    • 32 954 просмотра
    • 8 февраля
    • Посл. сообщение: des00
14.  

    Указание ширины шины переменной длины (SV, VERILOG), возможно?

    new123
    • 6 ответов
    • 262 просмотра
    • 8 февраля
    • Посл. сообщение: des00
15.  

    расчет crc на 96 битах за 1 такт

    • 1
    • 2

    new123
    • 19 ответов
    • 600 просмотров
    • 5 февраля
    • Посл. сообщение: new123
16.  

    Посчитать пульсы за период.

    • 1
    • 2

    jenya7
    • 28 ответов
    • 1 234 просмотра
    • 1 февраля
    • Посл. сообщение: Reanimator++
17.  

    Использование input в качестве параметра

    Ink1918
    • 3 ответа
    • 167 просмотров
    • 29 января
    • Посл. сообщение: Ink1918
18.  

    Книга digital-design-and-computer-architecture-russian-translation.pdf - бесплатна?

    AVR
    • 10 ответов
    • 711 просмотр
    • 19 января
    • Посл. сообщение: AVR
19.  

    Передать структуру из компонентка VHDL в verilog или system_verilog

    gosha
    • 4 ответа
    • 263 просмотра
    • 18 января
    • Посл. сообщение: Vengin
20.  

    Verilog + modelsim. Несколько драйверов у сигнала

    • 1
    • 2

    Flip-fl0p
    • 15 ответов
    • 577 просмотров
    • 14 января
    • Посл. сообщение: krux
21.  

    Констрейны для клока, мультиплексированного в FPGA и умноженного снаружи

    Kapsik
    • 3 ответа
    • 297 просмотров
    • 14 января
    • Посл. сообщение: Kapsik
22.  

    verilog: что должно считаться update event-ом?

    Timmy
    • 5 ответов
    • 303 просмотра
    • 5 января
    • Посл. сообщение: RobFPGA
23.  

    Verilog преобразовать массив

    dimitriy91
    • 3 ответа
    • 303 просмотра
    • 25 декабря, 2018
    • Посл. сообщение: RobFPGA
24.  

    Входы/выходы только для симуляции в verilog/system verilog

    flammmable
    • 11 ответов
    • 2 775 просмотров
    • 18 декабря, 2018
    • Посл. сообщение: flammmable
25.  

    Методы борьбы с антиблюминогом

    another_one
    • 9 ответов
    • 509 просмотров
    • 7 декабря, 2018
    • Посл. сообщение: Nik.
26.  

    Деление на VHDL

    andrei_moiseev
    • 5 ответов
    • 603 просмотра
    • 7 декабря, 2018
    • Посл. сообщение: andrei_moiseev