3,355 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Можно ли параметром выбрать подключаемую библиотеку?

   OparinVD
   • 12 replies
   • 1,056 views
   • September 3, 2023
   • Посл. сообщение: OparinVD
3. 

   QDRIV Artix-7

   DadaLife
   • 12 replies
   • 1,070 views
   • August 30, 2023
   • Посл. сообщение: DadaLife
4. 

   Предупреждения VHDL 1 2 3 4 5

   Worldmaster
   • 64 replies
   • 4,788 views
   • August 28, 2023
   • Посл. сообщение: Worldmaster
5. 

   Побитовый подсчёт CRC Ethernet

   Jackov
   • 4 replies
   • 852 views
   • August 24, 2023
   • Посл. сообщение: Jackov
6. 

   Некорректно отрабатывает приемник SDI (IP Core SDI II)

   xxxmatrixxx
   • 1 reply
   • 673 views
   • August 14, 2023
   • Посл. сообщение: 1891ВМ12Я
7. 

   Продолжение разбирательств с GOWIN IP Core для SDRAM

   Worldmaster
   • 1 reply
   • 689 views
   • August 12, 2023
   • Посл. сообщение: Zversky
8. 

   Что такое TTCL, XIT, XSpice

   OparinVD
   • 2 replies
   • 911 views
   • August 11, 2023
   • Посл. сообщение: OparinVD
9. 

   GOWIN I2C VHDL

   Worldmaster
   • 6 replies
   • 846 views
   • August 10, 2023
   • Посл. сообщение: Worldmaster
10. 

    Сборка doxygen-verilog под Windows

    Intekus
    • 2 replies
    • 725 views
    • August 7, 2023
    • Посл. сообщение: Intekus
11. 

    Допилить передачу VHDL FT601

    Worldmaster
    • 9 replies
    • 856 views
    • August 5, 2023
    • Посл. сообщение: Lotos
12. 

    Verilog, пространство имён

    Jackov
    • 8 replies
    • 1,147 views
    • August 2, 2023
    • Посл. сообщение: Jackov
13. 

    Вопросы по моделированию VHDL ModelSim 1 2 3

    Worldmaster
    • 34 replies
    • 2,658 views
    • July 18, 2023
    • Посл. сообщение: Worldmaster
14. 

    а какая-то разница в SV между $cast (который task) и "статическим" type'( ) существует? 1 2

    yes
    • 28 replies
    • 1,915 views
    • July 16, 2023
    • Посл. сообщение: yes
15. 

    Lookup table синуса

    Kirill.L
    • 9 replies
    • 984 views
    • July 14, 2023
    • Посл. сообщение: _4afc_
16. 

    Современное синхронное/асинхронное проектирование и моделирование 1 2 3 4

    krux
    • 45 replies
    • 4,701 views
    • July 9, 2023
    • Посл. сообщение: krux
17. 

    Verilog, переменные в индексах массивов

    Jackov
    • 7 replies
    • 1,055 views
    • July 4, 2023
    • Посл. сообщение: Jackov
18. 

    GOWIN IP Core для SDRAM

    Worldmaster
    • 10 replies
    • 1,289 views
    • June 29, 2023
    • Посл. сообщение: Worldmaster
19. 

    Сортировка массива одной асинхронной схемой

    Вадим Н.
    • 6 replies
    • 958 views
    • June 23, 2023
    • Посл. сообщение: Serhiy_UA
20. 

    Деление двоичных чисел с плавающей точкой

    SarBon88
    • 7 replies
    • 1,183 views
    • June 14, 2023
    • Посл. сообщение: SII
21. 

    Verilog - wait, repeat. Подскажите, что не так

    Koluchiy
    • 4 replies
    • 863 views
    • June 10, 2023
    • Посл. сообщение: des00
22. 

    serial to parallel (vhdl)

    Maverick_
    • 5 replies
    • 650 views
    • June 4, 2023
    • Посл. сообщение: andrew_b
23. 

    Создание I2C slave без дополнительного клока

    Doka
    • 10 replies
    • 1,059 views
    • June 2, 2023
    • Посл. сообщение: des00
24. 

    Инициализация памяти содержимым hex-файла

    Zuse
    • 14 replies
    • 1,433 views
    • May 26, 2023
    • Посл. сообщение: BSACPLD
25. 

    Декодирование кода Хэмминга [7,4] на ПЛИС

    AngelicQuasar
    • 5 replies
    • 983 views
    • May 2, 2023
    • Посл. сообщение: Doka
26. 

    реализация IIR - 3 порядка

    Maverick_
    • 8 replies
    • 1,049 views
    • April 27, 2023
    • Посл. сообщение: tegumay