3,330 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   FEC на ПЛИС 1 2 3 4 14

   des00
   • 207 replies
   • 68,735 views
   • October 31, 2023
   • Посл. сообщение: des00
3. 

   Логическое И с операндами-векторами

   kirill70674
   • 5 replies
   • 1,344 views
   • October 30, 2023
   • Посл. сообщение: dxp
4. 

   Прочитать yaml из SystemVerilog

   OparinVD
   • 6 replies
   • 1,330 views
   • October 23, 2023
   • Посл. сообщение: dxp
5. 

   Как в VHDL присвоить индивидуальные имена регистрам массива и битам регистров? 1 2 3

   FPGA
   • 32 replies
   • 4,117 views
   • October 22, 2023
   • Посл. сообщение: FPGA
6. 

   Динамическое переопределение пинов

   jenya7
   • 8 replies
   • 1,196 views
   • October 21, 2023
   • Посл. сообщение: kirill70674
7. 

   помощь с описанием (vhdl)

   Maverick_
   • 4 replies
   • 1,357 views
   • October 11, 2023
   • Посл. сообщение: Maverick_
8. 

   Помощь с core atan 1 2

   Maverick_
   • 17 replies
   • 3,156 views
   • October 5, 2023
   • Посл. сообщение: Maverick_
9. 

   Ошибка при сборке проекта в Vitis 2019.2

   Иван21
   • 1 reply
   • 586 views
   • October 2, 2023
   • Посл. сообщение: BRS_crpr
10. 

    16 битный регистр i2c

    Worldmaster
    • 4 replies
    • 1,366 views
    • September 29, 2023
    • Посл. сообщение: makc
11. 

    Altera UFM без шины Avalon

    flammmable
    • 10 replies
    • 2,658 views
    • September 27, 2023
    • Посл. сообщение: flammmable
12. 

    Помогите разобраться с ошибками при сборке проекта в Vitis 2019.2

    Иван21
    • 2 replies
    • 785 views
    • September 15, 2023
    • Посл. сообщение: blackfin
13. 

    Инициализация вектора

    jenya7
    • 14 replies
    • 1,622 views
    • September 13, 2023
    • Посл. сообщение: jenya7
14. 

    Преобразование sfixed to signed

    10ff
    • 2 replies
    • 977 views
    • September 7, 2023
    • Посл. сообщение: 10ff
15. 

    Можно ли параметром выбрать подключаемую библиотеку?

    OparinVD
    • 12 replies
    • 1,508 views
    • September 3, 2023
    • Посл. сообщение: OparinVD
16. 

    QDRIV Artix-7

    DadaLife
    • 12 replies
    • 1,632 views
    • August 30, 2023
    • Посл. сообщение: DadaLife
17. 

    Предупреждения VHDL 1 2 3 4 5

    Worldmaster
    • 64 replies
    • 6,955 views
    • August 28, 2023
    • Посл. сообщение: Worldmaster
18. 

    Побитовый подсчёт CRC Ethernet

    Jackov
    • 4 replies
    • 1,293 views
    • August 24, 2023
    • Посл. сообщение: Jackov
19. 

    Некорректно отрабатывает приемник SDI (IP Core SDI II)

    xxxmatrixxx
    • 1 reply
    • 907 views
    • August 14, 2023
    • Посл. сообщение: 1891ВМ12Я
20. 

    Продолжение разбирательств с GOWIN IP Core для SDRAM

    Worldmaster
    • 1 reply
    • 998 views
    • August 12, 2023
    • Посл. сообщение: Zversky
21. 

    Что такое TTCL, XIT, XSpice

    OparinVD
    • 2 replies
    • 1,144 views
    • August 11, 2023
    • Посл. сообщение: OparinVD
22. 

    GOWIN I2C VHDL

    Worldmaster
    • 6 replies
    • 1,403 views
    • August 10, 2023
    • Посл. сообщение: Worldmaster
23. 

    Сборка doxygen-verilog под Windows

    Intekus
    • 2 replies
    • 1,078 views
    • August 7, 2023
    • Посл. сообщение: Intekus
24. 

    Допилить передачу VHDL FT601

    Worldmaster
    • 9 replies
    • 1,117 views
    • August 5, 2023
    • Посл. сообщение: Lotos
25. 

    Verilog, пространство имён

    Jackov
    • 8 replies
    • 1,751 views
    • August 2, 2023
    • Посл. сообщение: Jackov
26. 

    Вопросы по моделированию VHDL ModelSim 1 2 3

    Worldmaster
    • 34 replies
    • 3,903 views
    • July 18, 2023
    • Посл. сообщение: Worldmaster