3,363 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   помощь с описанием (vhdl)

   Maverick_
   • 4 replies
   • 1,113 views
   • October 11, 2023
   • Посл. сообщение: Maverick_
3. 

   Помощь с core atan 1 2

   Maverick_
   • 17 replies
   • 2,859 views
   • October 5, 2023
   • Посл. сообщение: Maverick_
4. 

   Ошибка при сборке проекта в Vitis 2019.2

   Иван21
   • 1 reply
   • 508 views
   • October 2, 2023
   • Посл. сообщение: BRS_crpr
5. 

   16 битный регистр i2c

   Worldmaster
   • 4 replies
   • 1,211 views
   • September 29, 2023
   • Посл. сообщение: makc
6. 

   Altera UFM без шины Avalon

   flammmable
   • 10 replies
   • 2,339 views
   • September 27, 2023
   • Посл. сообщение: flammmable
7. 

   Помогите разобраться с ошибками при сборке проекта в Vitis 2019.2

   Иван21
   • 2 replies
   • 704 views
   • September 15, 2023
   • Посл. сообщение: blackfin
8. 

   Инициализация вектора

   jenya7
   • 14 replies
   • 1,435 views
   • September 13, 2023
   • Посл. сообщение: jenya7
9. 

   Преобразование sfixed to signed

   10ff
   • 2 replies
   • 900 views
   • September 7, 2023
   • Посл. сообщение: 10ff
10. 

    Можно ли параметром выбрать подключаемую библиотеку?

    OparinVD
    • 12 replies
    • 1,349 views
    • September 3, 2023
    • Посл. сообщение: OparinVD
11. 

    QDRIV Artix-7

    DadaLife
    • 12 replies
    • 1,399 views
    • August 30, 2023
    • Посл. сообщение: DadaLife
12. 

    Предупреждения VHDL 1 2 3 4 5

    Worldmaster
    • 64 replies
    • 6,253 views
    • August 28, 2023
    • Посл. сообщение: Worldmaster
13. 

    Побитовый подсчёт CRC Ethernet

    Jackov
    • 4 replies
    • 1,133 views
    • August 24, 2023
    • Посл. сообщение: Jackov
14. 

    Некорректно отрабатывает приемник SDI (IP Core SDI II)

    xxxmatrixxx
    • 1 reply
    • 830 views
    • August 14, 2023
    • Посл. сообщение: 1891ВМ12Я
15. 

    Продолжение разбирательств с GOWIN IP Core для SDRAM

    Worldmaster
    • 1 reply
    • 885 views
    • August 12, 2023
    • Посл. сообщение: Zversky
16. 

    Что такое TTCL, XIT, XSpice

    OparinVD
    • 2 replies
    • 1,068 views
    • August 11, 2023
    • Посл. сообщение: OparinVD
17. 

    GOWIN I2C VHDL

    Worldmaster
    • 6 replies
    • 1,187 views
    • August 10, 2023
    • Посл. сообщение: Worldmaster
18. 

    Сборка doxygen-verilog под Windows

    Intekus
    • 2 replies
    • 953 views
    • August 7, 2023
    • Посл. сообщение: Intekus
19. 

    Допилить передачу VHDL FT601

    Worldmaster
    • 9 replies
    • 1,000 views
    • August 5, 2023
    • Посл. сообщение: Lotos
20. 

    Verilog, пространство имён

    Jackov
    • 8 replies
    • 1,577 views
    • August 2, 2023
    • Посл. сообщение: Jackov
21. 

    Вопросы по моделированию VHDL ModelSim 1 2 3

    Worldmaster
    • 34 replies
    • 3,416 views
    • July 18, 2023
    • Посл. сообщение: Worldmaster
22. 

    а какая-то разница в SV между $cast (который task) и "статическим" type'( ) существует? 1 2

    yes
    • 28 replies
    • 2,436 views
    • July 16, 2023
    • Посл. сообщение: yes
23. 

    Lookup table синуса

    Kirill.L
    • 9 replies
    • 1,298 views
    • July 14, 2023
    • Посл. сообщение: _4afc_
24. 

    Современное синхронное/асинхронное проектирование и моделирование 1 2 3 4

    krux
    • 45 replies
    • 6,917 views
    • July 9, 2023
    • Посл. сообщение: krux
25. 

    Verilog, переменные в индексах массивов

    Jackov
    • 7 replies
    • 1,223 views
    • July 4, 2023
    • Посл. сообщение: Jackov
26. 

    GOWIN IP Core для SDRAM

    Worldmaster
    • 10 replies
    • 1,658 views
    • June 29, 2023
    • Посл. сообщение: Worldmaster