3,363 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Little-endian в Big-endian на комбинаторной логике

   addi II
   • 10 replies
   • 1,342 views
   • March 16
   • Посл. сообщение: addi II
3. 

   core for PCI Express to I2C, SPI and UART

   Sert
   • 11 replies
   • 4,299 views
   • February 26
   • Посл. сообщение: arhiv6
4. 

   Не подключается тактовый генератор к порту ZYNQ XC7Z010, плата EBAZ4205

   pnp_mechanic
   • 6 replies
   • 1,153 views
   • February 15
   • Посл. сообщение: pnp_mechanic
5. 

   cocotb как из нее позвать вериложную DPI (или как угодно) функцию?

   yes
   • 5 replies
   • 1,902 views
   • February 4
   • Посл. сообщение: new123
6. 

   Подключение USB мыши к FPGA DE2-115

   Andrrr27
   • 1 reply
   • 720 views
   • January 13
   • Посл. сообщение: makc
7. 

   Мультиплексор UART

   addi II
   • 1 reply
   • 777 views
   • January 10
   • Посл. сообщение: likeasm
8. 

   Не синтезируется UART

   addi II
   • 13 replies
   • 1,636 views
   • January 5
   • Посл. сообщение: likeasm
9. 

   Синтез задержек большой величины (5ms, 10ms, 50ms, 200ms и более) с использованием минимума ресурсов 1 2

   tems-ya
   • 19 replies
   • 2,902 views
   • December 21, 2024
   • Посл. сообщение: Skryppy
10. 

    Как заставить задействовать вход ENA регистра в VHDL/Verilog

    imsushka
    • 5 replies
    • 1,069 views
    • December 11, 2024
    • Посл. сообщение: RobFPGA
11. 

    System verilog, распаковка структуры из битового вектора

    novartis
    • 4 replies
    • 1,150 views
    • November 15, 2024
    • Посл. сообщение: dxp
12. 

    Исходники к XILINX XAPP 1097

    Al_Jumper
    • 4 replies
    • 853 views
    • November 4, 2024
    • Посл. сообщение: rloc
13. 

    модель старой памяти SDRAM

    _sda
    • 5 replies
    • 2,443 views
    • September 28, 2024
    • Посл. сообщение: backa
14. 

    Gowin Gw2AR-18 проблема с таймингами

    vorrom
    • 14 replies
    • 2,171 views
    • September 13, 2024
    • Посл. сообщение: vorrom
15. 

    существует ли в природе (github-е и т.п) толковый парсер SV или хотя бы Verilog на ПИТОНЕ?

    yes
    • 7 replies
    • 1,692 views
    • September 9, 2024
    • Посл. сообщение: yes
16. 

    Есть ли возможность определить в какой среде выполняется тестбенч на verilog?

    Вадим Н.
    • 5 replies
    • 1,105 views
    • September 1, 2024
    • Посл. сообщение: Вадим Н.
17. 

    Подключить сигналы к входящей шине экземпляра.

    accurate_random
    • 11 replies
    • 1,812 views
    • August 9, 2024
    • Посл. сообщение: accurate_random
18. 

    Как работает оператор IF в HDL, если в скобках комбинация условий? (на примере Verilog)

    ianpo
    • 7 replies
    • 1,349 views
    • August 1, 2024
    • Посл. сообщение: _4afc_
19. 

    Доступ нескольких модулей к общим оперативным настройкам, буфер данных

    Вадим Н.
    • 12 replies
    • 1,956 views
    • July 23, 2024
    • Посл. сообщение: sazh
20. 

    VHDL описание двухпортовой памяти

    Vadim_nsk
    • 7 replies
    • 946 views
    • July 15, 2024
    • Посл. сообщение: Vadim_nsk
21. 

    Не стартует SDRAM GW2AR-LV18EQ144C8/I7 1 2

    Worldmaster
    • 19 replies
    • 1,849 views
    • July 9, 2024
    • Посл. сообщение: StewartLittle
22. 

    Проблемы с правильностью сигналов.

    Worldmaster
    • 6 replies
    • 683 views
    • July 8, 2024
    • Посл. сообщение: Worldmaster
23. 

    Модуль SPI на Verilog

    Kirill.L
    • 8 replies
    • 2,046 views
    • June 27, 2024
    • Посл. сообщение: Мур
24. 

    Баг или фича GOWIN?

    Worldmaster
    • 1 reply
    • 921 views
    • May 31, 2024
    • Посл. сообщение: makc
25. 

    файловый ввод/вывод

    hdus
    • 1 reply
    • 1,132 views
    • May 2, 2024
    • Посл. сообщение: andrew_su
26. 

    Непонятки с модулем I2C 1 2

    Worldmaster
    • 19 replies
    • 4,937 views
    • April 9, 2024
    • Посл. сообщение: Maverick_