Перейти к содержанию
Поиск
    

Verilog, VHDL, AHDL, SystemC, SystemVerilog и др.

В форуме 3 331 тема

Языки проектирования на ПЛИС (FPGA)

  1.  
    Название темы
    Автор
    Статистика
    Последнее сообщение

  2. задание и проверка фронтов

    addi II
    • 6 ответов
    • 651 просмотр

  3. Прошивка pl части со стороны ps на SOC FPGA+ARM

    Nikita Demerza
    • 11 ответов
    • 1 450 просмотров

  4. Как использовать LogiCORE LTE RACH Detector от Xilinx?

    Voneska
    • 0 ответов
    • 360 просмотров

  5. Gowin EDA отказывается синтезировать примитивы

    ValeiyT
    • 6 ответов
    • 617 просмотров

  6. Неправильная передача сигнала 1 2 3

    jenya7
    • 35 ответов
    • 2 653 просмотра

  7. память на регистрах(flip-flop'ax)

    addi II
    • 1 ответ
    • 433 просмотра

  8. Потоковые операторы SystemVerilog

    kirill70674
    • 2 ответа
    • 547 просмотров

  9. Cтранная запись и компилятор не понимает 1 2

    addi II
    • 20 ответов
    • 1 234 просмотра

  10. Кто виноват и что делать или функции в VHDL

    Alex77
    • 9 ответов
    • 645 просмотров

  11. Неадекватное поведение отладчика в VITIS2019.2

    GAYVER
    • 14 ответов
    • 815 просмотров

  12. FEC на ПЛИС 1 2 3 4 14

    des00
    • 207 ответов
    • 58 979 просмотров

  13. Логическое И с операндами-векторами

    kirill70674
    • 5 ответов
    • 550 просмотров

  14. Прочитать yaml из SystemVerilog

    OparinVD
    • 6 ответов
    • 694 просмотра

  15. Как в VHDL присвоить индивидуальные имена регистрам массива и битам регистров? 1 2 3

    FPGA
    • 32 ответа
    • 2 089 просмотров

  16. Динамическое переопределение пинов

    jenya7
    • 8 ответов
    • 770 просмотров

  17. помощь с описанием (vhdl)

    Maverick_
    • 4 ответа
    • 585 просмотров

  18. Помощь с core atan 1 2

    Maverick_
    • 17 ответов
    • 1 748 просмотров

  19. Ошибка при сборке проекта в Vitis 2019.2

    Иван21
    • 1 ответ
    • 350 просмотров

  20. 16 битный регистр i2c

    Worldmaster
    • 4 ответа
    • 618 просмотров

  21. Altera UFM без шины Avalon

    flammmable
    • 10 ответов
    • 1 621 просмотр

  22. Помогите разобраться с ошибками при сборке проекта в Vitis 2019.2

    Иван21
    • 2 ответа
    • 458 просмотров

  23. Инициализация вектора

    jenya7
    • 14 ответов
    • 764 просмотра

  24. Преобразование sfixed to signed

    10ff
    • 2 ответа
    • 423 просмотра

  25. Можно ли параметром выбрать подключаемую библиотеку?

    OparinVD
    • 12 ответов
    • 862 просмотра

  26. QDRIV Artix-7

    DadaLife
    • 12 ответов
    • 763 просмотра

0 участников просматривают этот форум

0 участников, 0 гостей, 0 скрытых участников.

Модерируется

aosp , vetal , des00

Обозначения

Открытая тема (есть новые ответы) Открытая тема (нет новых ответов)
Горячая тема (есть новые ответы) Горячая тема (нет новых ответов)
Опрос (есть новые ответы) Опрос (нет новых ответов)
Рекомендованная тема Закрепленная тема
Тема закрыта Тема перемещена

  • Последние посетители   0 пользователей онлайн

    • Ни одного зарегистрированного пользователя не просматривает данную страницу
×
×
  • Создать...