[Worldmaster 0]

Здравствуйте.

Еще один вопросик возник.

Вот есть такие сообщения. Это я понял что надо было заводить сигналы на определенные ноги. 

WARN  (PR1014) : Generic routing resource will be used to clock signal '\MyMIPI1/DPHY_RX_INST/HS_CLK ' by the specified constraint. And then it may lead to the excessive delay or skew
WARN  (PR1014) : Generic routing resource will be used to clock signal 'USB30_in_clk_d' by the specified constraint. And then it may lead to the excessive delay or skew
WARN  (PR1014) : Generic routing resource will be used to clock signal 'InClock_50_d' by the specified constraint. And then it may lead to the excessive delay or skew

 

Но вот что то я не смог найти документа где бы было написано где какие ноги. 

В планнере вроде как можно найти отметки GCLK 

Также в даташите указано что есть линии HCLK. И почему линия LVDS не является HCLK по умолчанию. Это же высокоскоростная линия вроде как. Или не?

 

Но вот упоминания про конкретные пины я вообще не нашел нигде. И в планнере тоже нет отметок.

Есть у кого документ где бы было указано какой пин имеет ту или иную конфигурацию??

 

 

И последнее. Можно ли каким нибудь хитрым способом внутри чипа переназначить линии туда куда надо без потери производительности? (Сам вроде понимаю что нельзя но может есть какой костыль) ))

чип GW2AR-LV18EQ144C8/I7

 

 

 

 

[StewartLittle 41]

В 29.03.2024 в 13:18, Worldmaster сказал:

Но вот что то я не смог найти документа где бы было написано где какие ноги.

Плохо искали!

https://www.gowinsemi.com/en/support/database/1848/

 

UG115-1.7.1E_GW2AR-18 Pinout.pdf

[Worldmaster 0]

В 29.03.2024 в 23:02, StewartLittle сказал:

Плохо искали!

https://www.gowinsemi.com/en/support/database/1848/

 

UG115-1.7.1E_GW2AR-18 Pinout.pdf 300.29 кБ · 1 загрузка

Спасибо. Но где тут HCLK?? 

или HCLK = GCLK?

То есть любое тактирование надо заводить на него?

В документе ни одного упоминания HCLK нет. 

[StewartLittle 41]

В 30.03.2024 в 15:31, Worldmaster сказал:

или HCLK = GCLK?

HCLK - это не пин, а внутренний ресурс разводки тактового сигнала для IO. Смотрите Gowin Clock User Guide , и еще закладку HCLK Primitive Constraints во флорпланнере Gowin EDA.

[Worldmaster 0]

В 31.03.2024 в 16:04, StewartLittle сказал:

ще закладку HCLK Primitive Constraints

Ну да. Видел эту закладку. 

Но там всего два компонента которые можно задать.

 

Завел их на нулевой банк и получил ошибку.

WARN  (CT1094) : 'MyMIPI2/DPHY_RX_INST/u_idesx8/Inst3_CLKDIV' can't be placed according to constraint

 

Как правильно то сделать?

 

 

[StewartLittle 41]

В 02.04.2024 в 12:47, Worldmaster сказал:

Завел их на нулевой банк и получил ошибку.

WARN  (CT1094) : 'MyMIPI2/DPHY_RX_INST/u_idesx8/Inst3_CLKDIV' can't be placed according to constraint

Вы два разных CLKDIV заводите на один и тот же банк IO ?

[Worldmaster 0]

В 02.04.2024 в 18:12, StewartLittle сказал:

Вы два разных CLKDIV заводите на один и тот же банк IO ?

Эти линии физически в другом банке. Перезавел и ошибка ушла.

Только ничего визуально не изменилось от этого. Частоты также остались на низком уровне.

[StewartLittle 41]

В 02.04.2024 в 18:47, Worldmaster сказал:

Только ничего визуально не изменилось от этого. Частоты также остались на низком уровне.

HCLK тактирует триггеры в элементах ввода-вывода. А Вам нужно повышать быстродействие в массиве программируемой логики.

[Worldmaster 0]

В 02.04.2024 в 20:28, StewartLittle сказал:

А Вам нужно повышать быстродействие в массиве программируемой логики.

ну тут скорее косяк в корке либо проблема что линии не азведены на GCLK.

Весь код что можно было я переделал и частоты достигли до нужного уровня.

 

Код мипи примитивен до нельзя. Из одной корки идет в другую корку в FIFO. 

 

	iBuf_WriteData <= Cam1_Mipi_Data_Out1 & Cam1_Mipi_Data_Out0;  -- выходы из корки MIPI объединяются и подаются на вход корки FIFO

Тут просто нечего оптимизировать.