Перейти к содержанию
Поиск
    

Verilog, VHDL, AHDL, SystemC, SystemVerilog и др.

В форуме 3 323 темы

Языки проектирования на ПЛИС (FPGA)

  1.  
    Название темы
    Автор
    Статистика
    Последнее сообщение

  2. Verilog, пространство имён

    Jackov
    • 8 ответов
    • 635 просмотров

  3. Вопросы по моделированию VHDL ModelSim 1 2 3

    Worldmaster
    • 34 ответа
    • 1 654 просмотра

  4. а какая-то разница в SV между $cast (который task) и "статическим" type'( ) существует? 1 2

    yes
    • 28 ответов
    • 1 319 просмотров

  5. Lookup table синуса

    Kirill.L
    • 9 ответов
    • 534 просмотра

  6. Современное синхронное/асинхронное проектирование и моделирование 1 2 3 4

    krux
    • 45 ответов
    • 3 695 просмотров

  7. Verilog, переменные в индексах массивов

    Jackov
    • 7 ответов
    • 718 просмотров

  8. GOWIN IP Core для SDRAM

    Worldmaster
    • 10 ответов
    • 659 просмотров

  9. Сортировка массива одной асинхронной схемой

    Вадим Н.
    • 6 ответов
    • 585 просмотров

  10. Деление двоичных чисел с плавающей точкой

    SarBon88
    • 7 ответов
    • 669 просмотров

  11. Verilog - wait, repeat. Подскажите, что не так

    Koluchiy
    • 4 ответа
    • 487 просмотров

  12. serial to parallel (vhdl)

    Maverick_
    • 5 ответов
    • 401 просмотр

  13. Создание I2C slave без дополнительного клока

    Doka
    • 10 ответов
    • 630 просмотров

  14. Инициализация памяти содержимым hex-файла

    Zuse
    • 14 ответов
    • 787 просмотров

  15. Декодирование кода Хэмминга [7,4] на ПЛИС

    AngelicQuasar
    • 5 ответов
    • 642 просмотра

  16. реализация IIR - 3 порядка

    Maverick_
    • 8 ответов
    • 693 просмотра

  17. Как правильно написать task automatic на System Verilog 1 2

    Koluchiy
    • 24 ответа
    • 3 582 просмотра

  18. pipeline delay

    Maverick_
    • 12 ответов
    • 946 просмотров

  19. ошибка в ISIM vivado

    Maverick_
    • 2 ответа
    • 333 просмотра

  20. fft vivado 2019.1

    Maverick_
    • 3 ответа
    • 689 просмотров

  21. найти 2 максимума в потоке 1 2

    Maverick_
    • 15 ответов
    • 1 297 просмотров

  22. проблема с симуляцией в isim (vivado)

    Maverick_
    • 2 ответа
    • 412 просмотра

  23. Расходятся результаты моделирования и синтеза

    OparinVD
    • 5 ответов
    • 519 просмотров

  24. Что лучше в VHDL case или if-elsif

    jenya7
    • 6 ответов
    • 816 просмотров

  25. VHDL, не могу найти красивого решения

    OparinVD
    • 4 ответа
    • 664 просмотра

  26. Вызов одного и того же инстанса из нескольких модулей

    manchini
    • 9 ответов
    • 1 086 просмотров

1 участников просматривают этот форум

0 участников, 0 гостей, 1 скрытых участников.

Модерируется

aosp , vetal , des00

Обозначения

Открытая тема (есть новые ответы) Открытая тема (нет новых ответов)
Горячая тема (есть новые ответы) Горячая тема (нет новых ответов)
Опрос (есть новые ответы) Опрос (нет новых ответов)
Рекомендованная тема Закрепленная тема
Тема закрыта Тема перемещена

  • Последние посетители   0 пользователей онлайн

    • Ни одного зарегистрированного пользователя не просматривает данную страницу
×
×
  • Создать...