3,362 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Деление двоичных чисел с плавающей точкой

   SarBon88
   • 7 replies
   • 1,471 views
   • June 14, 2023
   • Посл. сообщение: SII
3. 

   Verilog - wait, repeat. Подскажите, что не так

   Koluchiy
   • 4 replies
   • 1,068 views
   • June 10, 2023
   • Посл. сообщение: des00
4. 

   serial to parallel (vhdl)

   Maverick_
   • 5 replies
   • 718 views
   • June 4, 2023
   • Посл. сообщение: andrew_b
5. 

   Создание I2C slave без дополнительного клока

   Doka
   • 10 replies
   • 1,280 views
   • June 2, 2023
   • Посл. сообщение: des00
6. 

   Инициализация памяти содержимым hex-файла

   Zuse
   • 14 replies
   • 1,866 views
   • May 26, 2023
   • Посл. сообщение: BSACPLD
7. 

   Декодирование кода Хэмминга [7,4] на ПЛИС

   AngelicQuasar
   • 5 replies
   • 1,215 views
   • May 2, 2023
   • Посл. сообщение: Doka
8. 

   реализация IIR - 3 порядка

   Maverick_
   • 8 replies
   • 1,251 views
   • April 27, 2023
   • Посл. сообщение: tegumay
9. 

   Как правильно написать task automatic на System Verilog 1 2

   Koluchiy
   • 24 replies
   • 5,045 views
   • April 20, 2023
   • Посл. сообщение: Koluchiy
10. 

    pipeline delay

    Maverick_
    • 12 replies
    • 1,548 views
    • April 12, 2023
    • Посл. сообщение: Maverick_
11. 

    ошибка в ISIM vivado

    Maverick_
    • 2 replies
    • 763 views
    • April 11, 2023
    • Посл. сообщение: Maverick_
12. 

    fft vivado 2019.1

    Maverick_
    • 3 replies
    • 1,182 views
    • April 6, 2023
    • Посл. сообщение: Art55555
13. 

    найти 2 максимума в потоке 1 2

    Maverick_
    • 15 replies
    • 2,176 views
    • March 30, 2023
    • Посл. сообщение: des00
14. 

    проблема с симуляцией в isim (vivado)

    Maverick_
    • 2 replies
    • 820 views
    • March 27, 2023
    • Посл. сообщение: Zversky
15. 

    Расходятся результаты моделирования и синтеза

    OparinVD
    • 5 replies
    • 824 views
    • March 10, 2023
    • Посл. сообщение: OparinVD
16. 

    Что лучше в VHDL case или if-elsif

    jenya7
    • 6 replies
    • 1,486 views
    • March 10, 2023
    • Посл. сообщение: OparinVD
17. 

    VHDL, не могу найти красивого решения

    OparinVD
    • 4 replies
    • 1,138 views
    • March 6, 2023
    • Посл. сообщение: OparinVD
18. 

    Вызов одного и того же инстанса из нескольких модулей

    manchini
    • 9 replies
    • 1,873 views
    • February 15, 2023
    • Посл. сообщение: manchini
19. 

    $readmemh в Верилоге

    sherr
    • 14 replies
    • 3,109 views
    • February 10, 2023
    • Посл. сообщение: DanilinS
20. 

    Verilog объявление глубины массивов

    dimka76
    • 3 replies
    • 953 views
    • February 4, 2023
    • Посл. сообщение: lexx
21. 

    Объявление генериков

    jenya7
    • 3 replies
    • 740 views
    • January 26, 2023
    • Посл. сообщение: gridinp
22. 

    "Слепок" проекта для занесения в RTL

    Zversky
    • 12 replies
    • 1,793 views
    • December 21, 2022
    • Посл. сообщение: makc
23. 

    DCT vhdl

    kola
    • 7 replies
    • 1,406 views
    • December 14, 2022
    • Посл. сообщение: des00
24. 

    Как правильно описать мультиплексор

    Вадим Н.
    • 12 replies
    • 1,981 views
    • December 13, 2022
    • Посл. сообщение: sazh
25. 

    Синтез статических классов SV

    des00
    • 8 replies
    • 1,376 views
    • December 12, 2022
    • Посл. сообщение: des00
26. 

    проблема с симуляцией

    Maverick_
    • 10 replies
    • 1,940 views
    • December 10, 2022
    • Посл. сообщение: kenezoer