Перейти к содержанию
Поиск
    

Verilog, VHDL, AHDL, SystemC, SystemVerilog и др.

В форуме 3 323 темы

Языки проектирования на ПЛИС (FPGA)

  1.  
    Название темы
    Автор
    Статистика
    Последнее сообщение

  2. Документация на System Verilog 1 2 3 4 20

    dimasen
    • 297 ответов
    • 110 194 просмотра

  3. FAQ по языкам описания аппаратуры 1 2 3 4 10

    makc
    • 138 ответов
    • 65 730 просмотров

  4. xHDL. Хрестоматия для начинающих :) 1 2 3 4

    MurrVK
    • 59 ответов
    • 62 369 просмотров

  5. Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык 1 2 3 4 6

    Vadim
    • 83 ответа
    • 47 592 просмотра

  6. Ссылки на готовые описания модулей на форуме 1 2 3

    Maverick_
    • 34 ответа
    • 29 904 просмотра

  7. Внимание! Вопросы моделирования обсуждаются в отдельном разделе

    makc
    • 0 ответов
    • 283 просмотра

  8. FEC на ПЛИС 1 2 3 4 14

    des00
    • 207 ответов
    • 57 908 просмотров

  9. Реализация БПФ на ПЛИС 1 2 3 4 23

    ZED
    • 341 ответ
    • 50 055 просмотров

  10. Профессия RTL Designer не имеет будущего? 1 2 3 4 32

    cms
    • 466 ответов
    • 31 264 просмотра

  11. как на verilog описать posedge n negrdge

    addi II
    • 3 ответа
    • 21 716 просмотров

  12. H.264 Hardware Encoder in VHDL 1 2 3 4 5

    Maverick_
    • 61 ответ
    • 18 029 просмотров

  13. Какой язык учить? 1 2 3 4 11

    Pavia
    • 160 ответов
    • 16 756 просмотров

  14. VHDL or Verilog 1 2 3 4 10

    D-Luxe
    • 143 ответа
    • 15 053 просмотра

  15. ГОСТ 28147-89 1 2 3 4 7

    Alice
    • 95 ответов
    • 14 902 просмотра

  16. тема для Aprox и любителей AHDL 1 2 3 4 13

    des00
    • 180 ответов
    • 14 362 просмотра

  17. Обсуждение для гуру и не только(+) 1 2 3 4

    des00
    • 55 ответов
    • 14 110 просмотров

  18. О философии HDL-дизайнера 1 2 3 4 10

    Мур
    • 145 ответов
    • 13 482 просмотра

  19. Циклический сдвиг на Verilog 1 2 3

    alexx188
    • 31 ответ
    • 13 175 просмотров

  20. Подскажите, в чем может быть ошибка 1 2 3 4 11

    desmond breezey
    • 161 ответ
    • 12 646 просмотров

  21. Генератор случайных чисел на VHDL 1 2 3

    YuP
    • 43 ответа
    • 11 731 просмотр

  22. VERILOG, тест бенч и не только 1 2 3 4 7

    Грендайзер
    • 93 ответа
    • 11 701 просмотр

  23. Призрак ASIC бродит по России 1 2 3 4 11

    Мур
    • 161 ответ
    • 11 211 просмотр

  24. Странные вопросы по VHDL 1 2 3 4 6

    Unicorn
    • 84 ответа
    • 11 017 просмотров

  25. FFT8 синтезируемый VHDL код 1 2 3 4 7

    acvarif
    • 92 ответа
    • 10 523 просмотра

  26. Непрерывное присвоение на Verilog 1 2 3 4 10

    Sobol'
    • 137 ответов
    • 9 936 просмотров

0 участников просматривают этот форум

0 участников, 0 гостей, 0 скрытых участников.

Модерируется

aosp , vetal , des00

Обозначения

Открытая тема (есть новые ответы) Открытая тема (нет новых ответов)
Горячая тема (есть новые ответы) Горячая тема (нет новых ответов)
Опрос (есть новые ответы) Опрос (нет новых ответов)
Рекомендованная тема Закрепленная тема
Тема закрыта Тема перемещена

  • Последние посетители   0 пользователей онлайн

    • Ни одного зарегистрированного пользователя не просматривает данную страницу
×
×
  • Создать...