В форуме 3 335 тем

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Внимание! Вопросы моделирования обсуждаются в отдельном разделе

   makc
   • 0 ответов
   • 895 просмотров
   • 27 февраля
   • Посл. сообщение: makc
3. 

   Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык 1 2 3 4 6

   Vadim
   • 83 ответа
   • 48 913 просмотра
   • 24 октября, 2022
   • Посл. сообщение: ovn
4. 

   Документация на System Verilog 1 2 3 4 20

   dimasen
   • 297 ответов
   • 112 281 просмотр
   • 14 апреля, 2022
   • Посл. сообщение: des00
5. 

   Ссылки на готовые описания модулей на форуме 1 2 3

   Maverick_
   • 34 ответа
   • 30 760 просмотров
   • 4 мая, 2021
   • Посл. сообщение: Maverick_
6. 

   FAQ по языкам описания аппаратуры 1 2 3 4 10

   makc
   • 138 ответов
   • 66 676 просмотров
   • 4 апреля, 2018
   • Посл. сообщение: Flip-fl0p
7. 

   xHDL. Хрестоматия для начинающих :) 1 2 3 4

   MurrVK
   • 59 ответов
   • 63 319 просмотров
   • 13 ноября, 2017
   • Посл. сообщение: Mikhail B.
8. 

   Gowin Gw2AR-18 проблема с таймингами

   vorrom
   • 14 ответов
   • 820 просмотров
   • 13 сентября
   • Посл. сообщение: vorrom
9. 

   существует ли в природе (github-е и т.п) толковый парсер SV или хотя бы Verilog на ПИТОНЕ?

   yes
   • 7 ответов
   • 704 просмотра
   • 9 сентября
   • Посл. сообщение: yes
10. 

    Есть ли возможность определить в какой среде выполняется тестбенч на verilog?

    Вадим Н.
    • 5 ответов
    • 469 просмотров
    • 1 сентября
    • Посл. сообщение: Вадим Н.
11. 

    Подключить сигналы к входящей шине экземпляра.

    accurate_random
    • 11 ответов
    • 1 163 просмотра
    • 9 августа
    • Посл. сообщение: accurate_random
12. 

    Как работает оператор IF в HDL, если в скобках комбинация условий? (на примере Verilog)

    ianpo
    • 7 ответов
    • 528 просмотров
    • 1 августа
    • Посл. сообщение: _4afc_
13. 

    Доступ нескольких модулей к общим оперативным настройкам, буфер данных

    Вадим Н.
    • 12 ответов
    • 932 просмотра
    • 23 июля
    • Посл. сообщение: sazh
14. 

    VHDL описание двухпортовой памяти

    Vadim_nsk
    • 7 ответов
    • 338 просмотров
    • 15 июля
    • Посл. сообщение: Vadim_nsk
15. 

    Не стартует SDRAM GW2AR-LV18EQ144C8/I7 1 2

    Worldmaster
    • 19 ответов
    • 699 просмотров
    • 9 июля
    • Посл. сообщение: StewartLittle
16. 

    Проблемы с правильностью сигналов.

    Worldmaster
    • 6 ответов
    • 363 просмотра
    • 8 июля
    • Посл. сообщение: Worldmaster
17. 

    Модуль SPI на Verilog

    Kirill.L
    • 8 ответов
    • 840 просмотров
    • 27 июня
    • Посл. сообщение: Мур
18. 

    Баг или фича GOWIN?

    Worldmaster
    • 1 ответ
    • 555 просмотров
    • 31 мая
    • Посл. сообщение: makc
19. 

    файловый ввод/вывод

    hdus
    • 1 ответ
    • 821 просмотр
    • 2 мая
    • Посл. сообщение: andrew_su
20. 

    Непонятки с модулем I2C 1 2

    Worldmaster
    • 19 ответов
    • 3 393 просмотра
    • 9 апреля
    • Посл. сообщение: Maverick_
21. 

    Правки задержек сигналов 1 2

    Worldmaster
    • 24 ответа
    • 1 533 просмотра
    • 8 апреля
    • Посл. сообщение: sazh
22. 

    Еще один вопрос по варнингам GOWIN

    Worldmaster
    • 8 ответов
    • 734 просмотра
    • 2 апреля
    • Посл. сообщение: Worldmaster
23. 

    Синтезируются ли атрибуты сигналов

    Worldmaster
    • 2 ответа
    • 343 просмотра
    • 29 марта
    • Посл. сообщение: Worldmaster
24. 

    Перестановка бит проверочной части в DVB-S2 сигналах для hardware декодера на ПЛИС.

    Zalman_
    • 0 ответов
    • 501 просмотр
    • 25 марта
    • Посл. сообщение: Zalman_
25. 

    Реализация кольцевого буфера 1 2

    srf55
    • 16 ответов
    • 1 842 просмотра
    • 16 марта
    • Посл. сообщение: blackfin
26. 

    big-endian и разрядность регистра

    addi II
    • 4 ответа
    • 1 196 просмотров
    • 16 февраля
    • Посл. сообщение: _4afc_