yes 7 September 3 Posted September 3 · Report post минимально нужно, чтобы разбирал иерархию, но если ещё умеет сигналы и их подключение к портам разбирать, то вообще замечательно. я посмотрел на PyHDI/Pyverilog - но как-то никакой из моих проектов он так сразу, без исправления кода, не отпарсил. Наверно, ограничено синтаксисом icarus verilog-а, по крайней мере, ему требуется что то от икарус-верилога. Посмотрел ещё парочку простых проектов, но там работает пофайлово, про иерархию вообще ничего нет... --- Пойдет и просто синтаксическое дерево для lex-yacc вроде бы в питон можно его засунуть. Не хотелось бы самому какой-то примитивный парсер ваять... Quote Share this post Link to post Share on other sites More sharing options...
R6L-025 1 September 4 Posted September 4 · Report post Можно попробовать подглядеть в исходники парсера Verilator, может там чего полезное найдется Еще натыкался на проект sv-lang, хотя детально не разбирался что там. Но может быть тоже будет чем-то полезным P.S. есть еще же tree-sitter. Под него есть всякие плагины типа такого Quote Share this post Link to post Share on other sites More sharing options...
pavlovconst 5 September 4 Posted September 4 · Report post Возможно Verible вам подойдет. По крайней мере, питонячьи обертки там есть Quote Share this post Link to post Share on other sites More sharing options...
yes 7 September 5 Posted September 5 · Report post Спасибо. Вот ещё на rust https://github.com/dalance/sv-parser –--------–--------------–----------- Смотрю пока, прокомментировать и сказать, что подошло ещё не могу Quote Share this post Link to post Share on other sites More sharing options...
fguy 5 September 5 Posted September 5 · Report post Understand вроде как понимает VHDL и Verilog - свежих релизов полно по инету и на той же руборде Quote Share this post Link to post Share on other sites More sharing options...
Doka 4 Friday at 08:16 PM Posted Friday at 08:16 PM · Report post @yes вот на питоне: https://github.com/sgherbst/pysvinst Quote Share this post Link to post Share on other sites More sharing options...
Doka 4 Friday at 08:31 PM Posted Friday at 08:31 PM · Report post либо не париться насчёт питона, тот же растовый https://github.com/sgherbst/svinst выдаёт на выходе Yaml, который довольно просто втянуть в питон. Quote Share this post Link to post Share on other sites More sharing options...
yes 7 Monday at 01:43 PM Posted Monday at 01:43 PM · Report post Спасибо. В общем сильно много добавилось со времен прошлого моего интереса к теме. Вроде бы эта табличка выше не упоминалась (извиняюсь, если все таки тут была ссылка) https://chipsalliance.github.io/sv-tests-results/ как стартовый список Удивительно, что даже какието формальные опенсорс тулзы появились. Я не проверял. ---------- что собрал, проверил и работает sv-parser (rust) verible slang ---------- проще всего приклеить к питону мне получилось (то есть из коробки заработало) sv-parser через svinst питоновский интерфейс Но наверно, кроме генерации кода, прикручу ещё lint из verible Quote Share this post Link to post Share on other sites More sharing options...
