Перейти к содержанию
Поиск
    

Verilog, VHDL, AHDL, SystemC, SystemVerilog и др.

В форуме 3 331 тема

Языки проектирования на ПЛИС (FPGA)

  1.  
    Название темы
    Автор
    Статистика
    Последнее сообщение

  2. Есть ли на форуме спецы по программированию на HLS? 1 2

    videoscan
    • 15 ответов
    • 5 104 просмотра

  3. FPGA и Си 1 2 3

    IUser
    • 32 ответа
    • 5 102 просмотра

  4. Низкоуровневая верификация TCP/IP стека в FPGA 1 2 3

    RobFPGA
    • 30 ответов
    • 5 085 просмотров

  5. Счетчик на примитивах CARRY_SUM и DFFE 1 2 3 4 5

    ViKo
    • 67 ответов
    • 5 060 просмотров

  6. Снова вопросы начинающего... VErilog 1 2 3

    a123-flex
    • 34 ответа
    • 5 055 просмотров

  7. Не работает модуль на verilog 1 2 3

    alex1985
    • 38 ответов
    • 4 985 просмотров

  8. работа с SDRAM (MT48LC8M8A2) на VHDL 1 2

    ecos-rtos.in.ua
    • 25 ответов
    • 4 963 просмотра

  9. [Verilog] Накладывание сигналов 1 2 3 4 5

    2inltd
    • 64 ответа
    • 4 954 просмотра

  10. Инициализация синалов. VHDL 1 2 3

    TRILLER
    • 32 ответа
    • 4 953 просмотра

  11. Verilog. Инициализация ROM в разных модулях 1 2

    mse
    • 22 ответа
    • 4 938 просмотров

  12. П-И-регулятор 1 2

    alex1985
    • 15 ответов
    • 4 928 просмотров

  13. Offtop: Verilog, VHDL, ... 1 2 3 4 5

    Des333
    • 67 ответов
    • 4 927 просмотров

  14. VHDL vs. Verilog 1 2 3 4

    _Maks
    • 49 ответов
    • 4 902 просмотра

  15. 4-х битный полный сумматор на Verilog

    Egor_N
    • 11 ответов
    • 4 859 просмотров

  16. Проблема с машиной состояний 1 2 3 4

    Little_boo
    • 46 ответов
    • 4 851 просмотр

  17. Как соединить два порта inout 1 2

    egorman44
    • 27 ответов
    • 4 844 просмотра

  18. Переход с AHDL на Verilog 1 2 3

    Andr2I
    • 44 ответа
    • 4 838 просмотров

  19. Задача для начинающего плисовода 1 2 3 4

    crono
    • 49 ответов
    • 4 835 просмотров

  20. VHDL: IEEE1076-2008 1 2 3 4

    cms
    • 53 ответа
    • 4 823 просмотра

  21. Как создать модуль с переменным кол-вом портов? 1 2 3

    juvf
    • 32 ответа
    • 4 803 просмотра

  22. Бесплатная программа, генерирующая плату с разводкой из модели на языке VHDL 1 2 3 4

    useronforum
    • 45 ответов
    • 4 789 просмотров

  23. Verilog. Запись в файл

    k2i
    • 8 ответов
    • 4 788 просмотров

  24. Генератор SIN/COS на VHDL

    LV26
    • 6 ответов
    • 4 787 просмотров

  25. филосовский вопрос 1 2 3

    sifadin
    • 41 ответ
    • 4 785 просмотров

  26. Масштабирование изображения 1 2 3

    torik
    • 31 ответ
    • 4 776 просмотров

0 участников просматривают этот форум

0 участников, 0 гостей, 0 скрытых участников.

Модерируется

aosp , vetal , des00

Обозначения

Открытая тема (есть новые ответы) Открытая тема (нет новых ответов)
Горячая тема (есть новые ответы) Горячая тема (нет новых ответов)
Опрос (есть новые ответы) Опрос (нет новых ответов)
Рекомендованная тема Закрепленная тема
Тема закрыта Тема перемещена

  • Последние посетители   0 пользователей онлайн

    • Ни одного зарегистрированного пользователя не просматривает данную страницу
×
×
  • Создать...