3,354 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Обработка нажатия кнопок 1 2

   aBoomest
   • 29 replies
   • 5,681 views
   • June 28, 2018
   • Посл. сообщение: Plain
3. 

   Низкоуровневая верификация TCP/IP стека в FPGA 1 2 3

   RobFPGA
   • 30 replies
   • 5,670 views
   • October 28, 2018
   • Посл. сообщение: fguy
4. 

   Снова про метастабильность, цепочки триггеров и т.д. 1 2 3 4

   Golikov
   • 51 replies
   • 5,615 views
   • June 25, 2014
   • Посл. сообщение: SM
5. 

   4-х битный полный сумматор на Verilog

   Egor_N
   • 11 replies
   • 5,611 views
   • August 21, 2009
   • Посл. сообщение: Egor_N
6. 

   Счетчик на примитивах CARRY_SUM и DFFE 1 2 3 4 5

   ViKo
   • 67 replies
   • 5,544 views
   • April 12, 2010
   • Посл. сообщение: ViKo
7. 

   Новый стандарт VHDL-2007(?) 1 2 3

   CaPpuCcino
   • 30 replies
   • 5,470 views
   • October 18, 2008
   • Посл. сообщение: CaPpuCcino
8. 

   Инициализация синалов. VHDL 1 2 3

   TRILLER
   • 32 replies
   • 5,456 views
   • December 11, 2015
   • Посл. сообщение: FakeDevice
9. 

   Снова вопросы начинающего... VErilog 1 2 3

   a123-flex
   • 34 replies
   • 5,454 views
   • March 8, 2008
   • Посл. сообщение: a123-flex
10. 

    книга по VHDL на русском

    torik
    • 12 replies
    • 5,433 views
    • March 7, 2008
    • Посл. сообщение: Москит
11. 

    Verilog. Инициализация ROM в разных модулях 1 2

    mse
    • 22 replies
    • 5,396 views
    • March 31, 2017
    • Посл. сообщение: Александр77
12. 

    Параметризация в Verilog 1 2 3 4

    arexol
    • 53 replies
    • 5,393 views
    • November 15, 2011
    • Посл. сообщение: stu
13. 

    FPGA и Си 1 2 3

    IUser
    • 32 replies
    • 5,392 views
    • April 18, 2007
    • Посл. сообщение: Doka
14. 

    Поиск метастабильности 1 2 3 4 6

    dsmv
    • 75 replies
    • 5,348 views
    • March 14, 2010
    • Посл. сообщение: SM
15. 

    П-И-регулятор 1 2

    alex1985
    • 15 replies
    • 5,320 views
    • June 14, 2018
    • Посл. сообщение: andrew_b
16. 

    verilog из наглядного i<=i+1 счетчика синтезировать быстрый 1 2 3 4 5

    AltairNsk
    • 69 replies
    • 5,318 views
    • April 9, 2020
    • Посл. сообщение: Flip-fl0p
17. 

    Есть ли на форуме спецы по программированию на HLS? 1 2

    videoscan
    • 15 replies
    • 5,308 views
    • April 13, 2018
    • Посл. сообщение: videoscan
18. 

    Реализация извлечения корня 1 2 3 4

    _sda
    • 47 replies
    • 5,281 views
    • November 24, 2021
    • Посл. сообщение: des00
19. 

    VHDL: IEEE1076-2008 1 2 3 4

    cms
    • 53 replies
    • 5,280 views
    • November 2, 2009
    • Посл. сообщение: des00
20. 

    Бесплатная программа, генерирующая плату с разводкой из модели на языке VHDL 1 2 3 4

    useronforum
    • 45 replies
    • 5,278 views
    • September 10, 2014
    • Посл. сообщение: topor_topor
21. 

    Переход с AHDL на Verilog 1 2 3

    Andr2I
    • 44 replies
    • 5,269 views
    • March 25, 2007
    • Посл. сообщение: Andr2I
22. 

    Задача для начинающего плисовода 1 2 3 4

    crono
    • 49 replies
    • 5,268 views
    • May 23, 2013
    • Посл. сообщение: nathing
23. 

    SV классы 1 2 3 4

    torik
    • 51 replies
    • 5,252 views
    • May 16, 2014
    • Посл. сообщение: des00
24. 

    работа с SDRAM (MT48LC8M8A2) на VHDL 1 2

    ecos-rtos.in.ua
    • 25 replies
    • 5,244 views
    • June 19, 2008
    • Посл. сообщение: YuP
25. 

    Verilog. Запись в файл

    k2i
    • 8 replies
    • 5,243 views
    • May 16, 2008
    • Посл. сообщение: RHnd
26. 

    филосовский вопрос 1 2 3

    sifadin
    • 41 replies
    • 5,225 views
    • November 11, 2013
    • Посл. сообщение: myq