Jump to content
Поиск
    

Verilog, VHDL, AHDL, SystemC, SystemVerilog и др.

3,357 topics in this forum

Языки проектирования на ПЛИС (FPGA)

  1.  
    Название темы
    Автор
    Статистика
    Последнее сообщение

  2. Verilog - передача данных.

    KefiroK
    • 2 replies
    • 609 views

  3. Реализация на Verilog полифазного фильтра, борьба со слэками

    Halfback
    • 5 replies
    • 956 views

  4. Циклический сдвиг на Verilog 1 2 3

    alexx188
    • 31 replies
    • 14,896 views

  5. Подсчет длительности импульса на VHDL

    lbvf336
    • 14 replies
    • 1,767 views

  6. SystemVerilog. Параметризованные интерфейсы.

    Asb
    • 6 replies
    • 1,529 views

  7. testbench (vhdl)

    Maverick_
    • 6 replies
    • 1,427 views

  8. VERILOG, тест бенч и не только 1 2 3 4 7

    Грендайзер
    • 93 replies
    • 14,004 views

  9. Быстрое умножение с накоплением 1 2 3

    alexPec
    • 33 replies
    • 4,095 views

  10. Декларирование сигналов в Verilog

    Asb
    • 6 replies
    • 1,066 views

  11. VHDL счёт сбрасывается раньше времени

    Sv37
    • 3 replies
    • 1,027 views

  12. Размер переменной по количеству элементов enum в SystemVerilog 1 2

    BaN
    • 15 replies
    • 2,005 views

  13. преобразование int32 в int16 на verilog 1 2

    Halfback
    • 19 replies
    • 2,557 views

  14. generic, vhdl

    Maverick_
    • 4 replies
    • 1,458 views

  15. Ошибка в дизайне процесса: данные в FIFO [VHDL]

    Nano2021
    • 5 replies
    • 1,066 views

  16. отладка hdl в simulink

    Fynjisx
    • 2 replies
    • 932 views

  17. Ищу книгу про ЦОС на базе ПЛИС 1 2 3

    azmun
    • 34 replies
    • 8,815 views

  18. Загрузка прошивки из STM32 через JTAG в ПЛИС

    Nagisa
    • 11 replies
    • 3,284 views

  19. Как исправить код? Или что добавить? 1 2

    alexPec
    • 22 replies
    • 1,859 views

  20. Фильтр скользящее среднее 1 2

    Halfback
    • 17 replies
    • 2,426 views

  21. Mux контроллер со справедливым обслуживанием

    Uncle_igor
    • 7 replies
    • 1,231 views

  22. SV вложенный modport

    RobFPGA
    • 8 replies
    • 1,221 views

  23. Детский вопрос по присваиванию 1 2 3

    alexPec
    • 31 replies
    • 3,511 views

  24. Массив интерфейсов в SV

    attaboy
    • 4 replies
    • 657 views

  25. Обработка оператором собеля матрицы 8 на 8

    p0lar1zee
    • 3 replies
    • 1,118 views

  26. Verilog - пользовательские типы данных. 1 2

    Tpeck
    • 16 replies
    • 2,370 views

0 участников просматривают этот форум

0 участников, 0 гостей, 0 скрытых участников.

Модерируется

aosp , vetal , des00

Обозначения

Открытая тема (есть новые ответы) Открытая тема (нет новых ответов)
Горячая тема (есть новые ответы) Горячая тема (нет новых ответов)
Опрос (есть новые ответы) Опрос (нет новых ответов)
Рекомендованная тема Закрепленная тема
Тема закрыта Тема перемещена

  • Recently Browsing   0 members

    • No registered users viewing this page.
×
×
  • Create New...