3,330 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Сложение двух отрицательных чисел. 1 2

   МАСТЕР LO
   • 28 replies
   • 3,946 views
   • April 22, 2022
   • Посл. сообщение: МАСТЕР LO
3. 

   Verilog. Инициализация двумерного массива

   GAYVER
   • 6 replies
   • 2,175 views
   • April 19, 2022
   • Посл. сообщение: GAYVER
4. 

   Что означает "linkage" в VHDL?

   flammmable
   • 1 reply
   • 692 views
   • April 4, 2022
   • Посл. сообщение: Viktuar
5. 

   Требуется уточнение по применению конструкций языка

   misyachniy
   • 10 replies
   • 1,059 views
   • April 3, 2022
   • Посл. сообщение: Jackov
6. 

   Как тестировать FSM SystemVerilog?

   Caruso
   • 7 replies
   • 1,172 views
   • April 2, 2022
   • Посл. сообщение: Jackov
7. 

   Стандартный пример для Modelsim Verilog PLI

   Вадим Н.
   • 4 replies
   • 1,191 views
   • April 2, 2022
   • Посл. сообщение: new123
8. 

   Сигнал ресет

   jenya7
   • 14 replies
   • 1,945 views
   • April 2, 2022
   • Посл. сообщение: Мур
9. 

   Как передать ссылку на сигнал интерфейса в systemverilog?

   Tsegorah
   • 1 reply
   • 657 views
   • March 17, 2022
   • Посл. сообщение: des00
10. 

    Применить CRC для массива. 1 2

    jenya7
    • 27 replies
    • 3,340 views
    • March 17, 2022
    • Посл. сообщение: sazh
11. 

    Почему этот код не работает в systemverilog?

    Tsegorah
    • 2 replies
    • 992 views
    • March 17, 2022
    • Посл. сообщение: Lmx2315
12. 

    NCO в ПЛИС

    щещ
    • 6 replies
    • 1,294 views
    • March 16, 2022
    • Посл. сообщение: Tsegorah
13. 

    Как узнать время прохождения сигнала от PLL до ноги ПЛИС?

    alexPec
    • 4 replies
    • 1,021 views
    • March 14, 2022
    • Посл. сообщение: debreti
14. 

    Ошибка 170084 Ошибка (170084): не удается направить сигнал «~ GND» на.....

    МАСТЕР LO
    • 4 replies
    • 858 views
    • March 14, 2022
    • Посл. сообщение: МАСТЕР LO
15. 

    Не понимаю код счётчика 1 2 3

    МАСТЕР LO
    • 37 replies
    • 3,880 views
    • March 10, 2022
    • Посл. сообщение: МАСТЕР LO
16. 

    Avalon I2C (Host) Core

    KefiroK
    • 3 replies
    • 1,002 views
    • March 2, 2022
    • Посл. сообщение: nbjkm
17. 

    Литература по clock domain crossing

    pavlovconst
    • 2 replies
    • 1,058 views
    • February 24, 2022
    • Посл. сообщение: StewartLittle
18. 

    Защёлкнуть значение счётчика.

    jenya7
    • 13 replies
    • 1,677 views
    • February 21, 2022
    • Посл. сообщение: xvr
19. 

    Увеличение элемента массива, при обращении к нему через индекс 1 2

    new123
    • 17 replies
    • 1,779 views
    • February 10, 2022
    • Посл. сообщение: new123
20. 

    Реализация сдвигового регистра с асинхронным сбросом и параллельной загрузкой 1 2 3

    Bovee
    • 37 replies
    • 3,676 views
    • February 3, 2022
    • Посл. сообщение: yes
21. 

    помощь с тестбенчем

    Maverick_
    • 10 replies
    • 1,308 views
    • February 2, 2022
    • Посл. сообщение: Maverick_
22. 

    Скомутировать два вывода наружу.

    jenya7
    • 14 replies
    • 1,641 views
    • January 25, 2022
    • Посл. сообщение: jenya7
23. 

    image DSP

    Maverick_
    • 3 replies
    • 1,042 views
    • January 24, 2022
    • Посл. сообщение: aaarrr
24. 

    Обмен данных по КС LVDS. Verilog.

    KefiroK
    • 11 replies
    • 1,994 views
    • January 19, 2022
    • Посл. сообщение: nice_vladi
25. 

    HDMI на Artix AC701 1 2

    Jul'etta
    • 20 replies
    • 4,104 views
    • January 13, 2022
    • Посл. сообщение: ovn
26. 

    Логика на VHDL 1 2 3

    Станислав Н
    • 31 replies
    • 4,075 views
    • January 7, 2022
    • Посл. сообщение: Станислав Н