K0nstantin

Широкий для большей рассеиваемой мощности, например. С точки зрения индуктивности - длиннее резистор, больше индуктивность, которая вам навряд ли нада. Но смотря какая частота, конечно.

Назначить резистору R1 либо вашему Субблоку S-параметров топологическое представление (ПКМ в Схематике/Layout). В GDS библиотеке рисуете Layout желаемого элемента. Там же ставятся порты (пины), к которым будут тянуться соединения к подключаемым далее элементам в схеме. Плавно перетекаете в AWR? :)

Подстроечные элементы. Верно, для согласования. Если ошиблись с шириной линии, соединяете при помощи индия или микропроволоки островки с основной дорожкой.

Простите, всё не читал. А деэмбединг это не та же калибровка? Или речь про что-то другое.

Так выбирайте не All Sourse, а поимённо интересующие файлы. Это если Data Files. Ежели результаты моделирования в проекте одной и той же схемы, изменяемый параметр можно задать в виде переменной и использовать блок SWPVAR кажется.

Так это у Вас формат Touchstone. А нужен Text file. В нём могут любые данные (размерности не указываются) в виде табулированных столбцов. В моём примере 1-ый столбец - частоты, 2-ой R, 3-ий - X, Можно ещё столбцов накидать с любыми данными :)

Нет, не настроить. Схематик AWR использую для первичной приблизительной и быстрой подгонки, всякие повороты микрополосковых линий например не использую., как на деле будет реальная топология - хз, 1, 2 или 10 там поворотов, считаю незачем тратить на это время. Т.к. скорее всего вы всё равно изначально накидываете взаиморасположение элементов топологии (аналог ЕМ), а потом переводите в Схематик, а потом обратно... Если не попадаете с цепями согласования в полосу частот, может, проще сделать несколько вариантов с небольшим разбросом?

В AWR есть галка анизотропия в EM-симуляторе (Вкладка Material Defs).

Например, элемент ZFREQ со следующими параметрами (ссылкой на txt Datafile): F=Col(datafile("Zs"),1) R=Col(datafile("Zs"),2) X=Col(datafile("Zs"),3)

Не знаю, слишком большие расхождения у вас. Всё же склоняюсь к различию в длине/ширине полосков. В CST не работаю, не открывал. Результаты в AWR и HFSS всегда +/- одинаковые у меня получаются, не с таким большим процентом разброса.

Не знаю, может в CST в один из поворотов заложена эта длина, т.к. в нём не работал. Rh0 в CST при 0.0 какое значение принимает? "1" может быть? И в CST там справа Порт2?

Какие-то разговоры о высшей материи...)) Автору: похожая загруженность по процессору. Тоже с виду все 6 ядер крутятся, настойки не менял, всегда стоят 6 ядер и 1 задача. Но поэкспериментировать любопытно. Вопрос. В какое расширение можно экспортировать модель, чтобы она не сохраняла Субблоки модели? Экспортировал в STEP, ASIC SAB. При импорте в PTC Creo в виде Сборки видны все составляющие модели. У меня их много. Хочу чтобы сохранились только Блоки ВЕРХНЕГО уровня (планирую их экспортировать по очереди как детали) и сделать сборку. Пробовал в Creo импортировать в виде деталей, потом экспортировать в STEP. При импорте Субблоки снова видны (

Из Схематика схемы для КД никто не берёт? При выделении схемы и её копировании и вставки, например, в АвтоКАД, она теряет в качестве и преобразуется в растр. И можно ли как-то отдельно отключить видимость ID и название элемента? Пробовал менять цвет на белый, но тогда они меняются и с параметры (значение ёмкости, например), чего мне не нужно. Так не хочется делать схему в другом софте.

Не знаю, на сколько S11 должен совпадать с S12. Первый это отражения, второй - передача. Но смущает именно топология - некоторые зазоры между полосками заметно меньше ширины самих полосков, у вас уже отклонение от канонов.

Плюсую автору темы. За "*" спасибо, будем пробовать. А с латинскими словами что-то хреново работает. Точно знаю, что слово проскакивало на определённом подфоруме, но через внутренний поиск не ищется. Приходиться через Гугл с поиском по форуму.

Периодически тут всплывают околотемные темы. Попробуйте поискать. Вот тут может что-то полезное найдёте, а может и нет. PS ужасно не нравится, как работает поиск на форуме.

Коллеги, прошу помощи. Работал над проектом по ранее созданному LPF-файлу. В процессе работы (т.е. Дизайн платы уже частично начерчен) понадобилось добавить пару слоёв. В Drawing Layers options прописал все необходимые, вставлял новые слои в том числе и между уже существующими, возможно это важно. После этого жал либо ОК, либо Превью - и AWR вылетал с ошибкой, отправлением отчёта и т.п. Когда-то нечто подобное было, поэтому я сделал как и в прошлый раз: открыл LPF-файл непосредственно в программе в текстовом редакторе и вручную всё прописал, что хотел. Теперь даже если просто зайти в Drawing Layers и ничего не меняя (там естественно уже всё стало аналогично текстовому LPF) нажать ОК, то вылетает всё та же ошибка. Прошу совета, как можно исправить и где была ошибка. Всё же в текстовом редакторе не все свойства удобно редактировать. Проект большой, соответственно начинать новый "чистый" нет возможности. Да и не думаю, что запрещено посреди проекта вносить корректировки в LPF.

Прошу прощения, а разъёмы учтены? Понимаю, что частоты низкие.

Поигрался с моделью. Не понял, откуда у Вас на картинке КСВН зашкаливает... Вроде всё норм. А вот IV характеристика модели не соответствует даташиту. Ток насыщения 2,2А - вместо 2,9...3,5А

Благодарю! Работает.

Как редактировать количество дубликатов, после выполнения команд Dublicate/Along vector? Создал примитив, продублировал его 3 раза. Теперь хочу 5 раз, а окошке пропорций количество нельзя редактировать. И в глобальную переменную это не забить (((

К сожалению, нет у меня модели этого транзистора. Но да, вы немного не так сделали. Незачем привязывать зависимости G_LPCM от выходной мощности. Вы же изначально опираетесь на желаемую входную мощность, и добиваетесь желаемой уже выходной мощности. Не так часто Лоад Пуллил, но обычно делал так: согласовывал отдельно нагрузку, потом с фиксированной оптимальной нагрузкой согласовывал входную цепь, т.к. чаще всего она не так сильно влияла, потом с фиксированной входной нагрузкой ещё раз выходную корректировал. И в качестве задающего Тюнера ставьте входную мощность (ну и напряжения, частоты, что там ещё вам может понадобиться). После уже синтезировать согласующую цепочку.

18 дБм на входе здесь не при чём. На графиках Load Pulla вы смотрите выходную мощность (вам нужно 18 дБм?), комбинируя напряжения, согласования и входную мощность (что-нибудь ещё). А транзистор усилит как он может при таком сочетании параметров. Прошу прощения, в предыдущем сообщении ошибся я говоря про "рабочие" -2,3..-3,8В. Вообще, часто такие транзисторы используют и позиционируют не для линейных режимов, а для АВ, В, так что рабочая точка может быть гораздо ниже. Там более в даташите фигурируют токи 115мА. А там явно напряжения ниже -2В на затворе.

Добрый день. Меня смущает, что КПД 0,5% Напряжением на затворе игрались? По даташиту вроде -2,3...-3,8 В. На схеме в Схематике у вас вообще вроде -1,8 В ? По согласованию S11 не совсем там находиться, где рекомендуют производитель. КСВН конечно очень большой, на практике будет ещё выше. Вам нужно настроить согласование так, чтобы транзистор "видел" рекомендуемые значения нагрузок, а вход и выход схемы видели 50 Ом. Речь же об этом стандарте скорее всего. "S11 в зоне Pload 10 dbm, S22 в зоне 18 дбм соответственно" смущает эта фраза. Вход и выход согласуются для обеспечения некой "единой" мощности, а не "вразнобой" CGH55015F_v2 Как всегда, лучше видеть и щупать сам проект, чем картинки.

Одну с такими требованиями вряд ли найти. Как правило, часто информация копируется из нескольких оригинальных источников в множество книг. Читая их, натыкаешься на идентичные картинки, описание тоже более-менее одинаково. Конструирование СВЧ устройств и экранов, Чернушенко 1983г. Никакой год не считать древним. По причине, описанной выше. Возможно, в книгах после 2000-х что-то и описано максимально доходчиво.