В форуме 4 037 тем

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2.  

   Важно    Lattice Software

   • 1
   • 2
   • 3
   • 4

   Stewart Little
   • 49 ответов
   • 21 458 просмотров
   • 7 сентября
   • Посл. сообщение: Stewart Little
3.  

   Важно    Редакторы HDL

   • 1
   • 2
   • 3
   • 4
   • 14

   zorromen
   • 204 ответа
   • 74 886 просмотров
   • 27 августа
   • Посл. сообщение: Vengin
4.  

   Важно    QUARTUS, MODELSIM

   • 1
   • 2
   • 3
   • 4
   • 10

   aosp
   • 136 ответов
   • 111 941 просмотр
   • 27 января
   • Посл. сообщение: Maverick_
5.  

   Когда и где правильнее соединять Avalon-MM со своим Verilog модулем

   iiv
   • 10 ответов
   • 756 просмотров
   • 37 минут назад
   • Посл. сообщение: Александр_1
6.  

   Quartus Prime v18.1

   Stewart Little
   • 6 ответов
   • 772 просмотра
   • 21 час назад
   • Посл. сообщение: Wic
7.  

   Особенности ModelSim

   • 1
   • 2
   • 3

   Vengin
   • 31 ответ
   • 3 709 просмотров
   • Вчера в 04:24
   • Посл. сообщение: Vengin
8.  

   проблемы с SignalTap

   Faton_11
   • 4 ответа
   • 111 просмотр
   • вторник в 19:53
   • Посл. сообщение: Stewart Little
9.  

   synplify/Identify длинные сигналы и децимация

   nice_vladi
   • 0 ответов
   • 52 просмотра
   • вторник в 15:21
   • Посл. сообщение: nice_vladi
10.  

    Ошибка а Cosimulation (Vivado, HLS)

    videoscan
    • 1 ответ
    • 167 просмотров
    • понедельник в 21:33
    • Посл. сообщение: fguy
11.  

    Xilinx ISE для Debian

    another_one
    • 2 ответа
    • 91 просмотр
    • понедельник в 09:48
    • Посл. сообщение: Darky777
12.  

    Подключение к Jtag-серверу

    Kluwer
    • 0 ответов
    • 70 просмотров
    • суббота в 07:09
    • Посл. сообщение: Kluwer
13.  

    Генерация в Vivado файла с внутренними задержками корпуса ПЛИС

    Ezhen
    • 2 ответа
    • 141 просмотр
    • 3 октября
    • Посл. сообщение: Ezhen
14.  

    Конфигурация IP Core Altera для QSYS в зависимости от параметров

    xxxmatrixxx
    • 3 ответа
    • 291 просмотр
    • 26 сентября
    • Посл. сообщение: RobFPGA
15.  

    DELTA DESIGN

    • 1
    • 2

    Мур
    • 20 ответов
    • 1 931 просмотр
    • 26 сентября
    • Посл. сообщение: oleg.a.karavaev
16.  

    QustaSim от Intel

    Muscat
    • 4 ответа
    • 412 просмотра
    • 24 сентября
    • Посл. сообщение: RobFPGA
17.  

    Lattice Diamond первый проект.

    skripach
    • 1 ответ
    • 360 просмотров
    • 23 сентября
    • Посл. сообщение: skripach
18.  

    GateLevel Simulation

    TamRazZ
    • 3 ответа
    • 927 просмотров
    • 21 сентября
    • Посл. сообщение: bogaev_roman
19.  

    Китайские ПЛИС

    • 1
    • 2

    irinamiros
    • 21 ответ
    • 2 947 просмотров
    • 20 сентября
    • Посл. сообщение: BSACPLD
20.  

    Драйвер для Platform USB cable II

    addi II
    • 3 ответа
    • 518 просмотров
    • 18 сентября
    • Посл. сообщение: andrew_su
21.  

    Нужно HDL конвертнуть в графику

    Kluwer
    • 3 ответа
    • 935 просмотров
    • 15 сентября
    • Посл. сообщение: a123-flex
22.  

    niosii external boot

    R6L-025
    • 4 ответа
    • 946 просмотров
    • 4 сентября
    • Посл. сообщение: R6L-025
23.  

    Вопрос по SlickEdit

    _sda
    • 6 ответов
    • 1 531 просмотр
    • 4 сентября
    • Посл. сообщение: _sda
24.  

    где Quartus хранит название загрузочной микросхемы?

    wolfman
    • 6 ответов
    • 1 087 просмотров
    • 31 августа
    • Посл. сообщение: wolfman
25.  

    NIOS не стартует при запуске с EPCQ с шифрованием

    Burenkov
    • 0 ответов
    • 1 053 просмотра
    • 28 августа
    • Посл. сообщение: Burenkov
26.  

    Сгенерировать сигналы из signaltab

    maxis
    • 12 ответов
    • 1 660 просмотров
    • 28 августа
    • Посл. сообщение: _sda