В форуме 4 039 тем

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2.  

   Важно    Lattice Software

   • 1
   • 2
   • 3
   • 4

   Stewart Little
   • 49 ответов
   • 21 548 просмотров
   • 7 сентября
   • Посл. сообщение: Stewart Little
3.  

   Важно    Редакторы HDL

   • 1
   • 2
   • 3
   • 4
   • 14

   zorromen
   • 204 ответа
   • 74 978 просмотров
   • 27 августа
   • Посл. сообщение: Vengin
4.  

   Важно    QUARTUS, MODELSIM

   • 1
   • 2
   • 3
   • 4
   • 10

   aosp
   • 136 ответов
   • 112 031 просмотр
   • 27 января
   • Посл. сообщение: Maverick_
5.  

   Подключение к Jtag-серверу

   Kluwer
   • 1 ответ
   • 101 просмотр
   • 2 часа назад
   • Посл. сообщение: hdl_student
6.  

   DSP Builder + Matlab (совместимость версий)

   hdl_student
   • 0 ответов
   • 16 просмотров
   • 2 часа назад
   • Посл. сообщение: hdl_student
7.  

   Просмотр результатов Ква+Сим на другом компе

   Мур
   • 2 ответа
   • 61 просмотр
   • 20 часов назад
   • Посл. сообщение: Мур
8.  

   проблемы с SignalTap

   Faton_11
   • 6 ответов
   • 182 просмотра
   • пятница в 11:09
   • Посл. сообщение: andrew_b
9.  

   synplify/Identify длинные сигналы и децимация

   nice_vladi
   • 1 ответ
   • 105 просмотров
   • четверг в 17:26
   • Посл. сообщение: nice_vladi
10.  

    Когда и где правильнее соединять Avalon-MM со своим Verilog модулем

    iiv
    • 12 ответов
    • 861 просмотр
    • четверг в 11:48
    • Посл. сообщение: Александр_1
11.  

    Quartus Prime v18.1

    Stewart Little
    • 6 ответов
    • 807 просмотров
    • среда в 09:14
    • Посл. сообщение: Wic
12.  

    Особенности ModelSim

    • 1
    • 2
    • 3

    Vengin
    • 31 ответ
    • 3 759 просмотров
    • среда в 04:24
    • Посл. сообщение: Vengin
13.  

    Ошибка а Cosimulation (Vivado, HLS)

    videoscan
    • 1 ответ
    • 175 просмотров
    • 15 октября
    • Посл. сообщение: fguy
14.  

    Xilinx ISE для Debian

    another_one
    • 2 ответа
    • 104 просмотра
    • 15 октября
    • Посл. сообщение: Darky777
15.  

    Генерация в Vivado файла с внутренними задержками корпуса ПЛИС

    Ezhen
    • 2 ответа
    • 150 просмотров
    • 3 октября
    • Посл. сообщение: Ezhen
16.  

    Конфигурация IP Core Altera для QSYS в зависимости от параметров

    xxxmatrixxx
    • 3 ответа
    • 302 просмотра
    • 26 сентября
    • Посл. сообщение: RobFPGA
17.  

    DELTA DESIGN

    • 1
    • 2

    Мур
    • 20 ответов
    • 1 951 просмотр
    • 26 сентября
    • Посл. сообщение: oleg.a.karavaev
18.  

    QustaSim от Intel

    Muscat
    • 4 ответа
    • 419 просмотров
    • 24 сентября
    • Посл. сообщение: RobFPGA
19.  

    Lattice Diamond первый проект.

    skripach
    • 1 ответ
    • 368 просмотров
    • 23 сентября
    • Посл. сообщение: skripach
20.  

    GateLevel Simulation

    TamRazZ
    • 3 ответа
    • 941 просмотр
    • 21 сентября
    • Посл. сообщение: bogaev_roman
21.  

    Китайские ПЛИС

    • 1
    • 2

    irinamiros
    • 21 ответ
    • 2 976 просмотров
    • 20 сентября
    • Посл. сообщение: BSACPLD
22.  

    Драйвер для Platform USB cable II

    addi II
    • 3 ответа
    • 526 просмотров
    • 18 сентября
    • Посл. сообщение: andrew_su
23.  

    Нужно HDL конвертнуть в графику

    Kluwer
    • 3 ответа
    • 949 просмотров
    • 15 сентября
    • Посл. сообщение: a123-flex
24.  

    niosii external boot

    R6L-025
    • 4 ответа
    • 961 просмотр
    • 4 сентября
    • Посл. сообщение: R6L-025
25.  

    Вопрос по SlickEdit

    _sda
    • 6 ответов
    • 1 539 просмотров
    • 4 сентября
    • Посл. сообщение: _sda
26.  

    где Quartus хранит название загрузочной микросхемы?

    wolfman
    • 6 ответов
    • 1 108 просмотров
    • 31 августа
    • Посл. сообщение: wolfman