В форуме 58 тем

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Языки описания свойств аппаратуры 1 2 3 4

   CaPpuCcino
   • 49 ответов
   • 45 533 просмотра
   • 20 мая, 2018
   • Посл. сообщение: Мур
3. 

   Моделирование и верификация ЦОС 1 2 3 4

   Amurak
   • 45 ответов
   • 5 161 просмотр
   • 27 февраля
   • Посл. сообщение: one_eight_seven
4. 

   Посоветуйте курс(ы) по верификации на System Verilog 1 2 3

   Koluchiy
   • 34 ответа
   • 5 294 просмотра
   • 8 ноября, 2023
   • Посл. сообщение: Lotos
5. 

   Введение для раздела по UVM 1 2 3 4

   lexus.mephi
   • 59 ответов
   • 3 387 просмотров
   • 16 октября, 2010
   • Посл. сообщение: CaPpuCcino
6. 

   UVM vs OSVMM 1 2 3

   OparinVD
   • 37 ответов
   • 2 300 просмотров
   • 25 июля, 2023
   • Посл. сообщение: dxp
7. 

   Вопрос по SVA 1 2

   Shivers
   • 27 ответов
   • 2 106 просмотров
   • 27 августа, 2012
   • Посл. сообщение: Postoroniy_V
8. 

   Использование UVM 1 2

   AntonB
   • 27 ответов
   • 2 047 просмотров
   • 22 июля, 2021
   • Посл. сообщение: one_eight_seven
9. 

   Верификация сложных проектов 1 2

   alxkon
   • 24 ответа
   • 6 473 просмотра
   • 6 октября, 2016
   • Посл. сообщение: Loki5000
10. 

    UVM 1 2

    true_pb
    • 23 ответа
    • 3 173 просмотра
    • 14 мая, 2013
    • Посл. сообщение: Poluektovich
11. 

    Методологии построения сред верификации проектов 1 2

    CaPpuCcino
    • 22 ответа
    • 2 847 просмотров
    • 18 апреля, 2012
    • Посл. сообщение: des00
12. 

    Вопросы по UVM и верификации 1 2

    _Ivan_
    • 20 ответов
    • 4 129 просмотров
    • 17 ноября, 2016
    • Посл. сообщение: _Ivan_
13. 

    verilog-modelsim автоматизация тестирования 1 2

    Вадим Н.
    • 19 ответов
    • 2 693 просмотра
    • 22 декабря, 2022
    • Посл. сообщение: Zversky
14. 

    использование SVA для большего, чем BFM. 1 2

    yes
    • 18 ответов
    • 1 637 просмотров
    • 16 марта, 2009
    • Посл. сообщение: Escorial
15. 

    Верификация больших проектов 1 2

    sqrt(2)
    • 18 ответов
    • 3 319 просмотров
    • 26 сентября, 2017
    • Посл. сообщение: 1891ВМ12Я
16. 

    Доступ к сигналам внутренних компонент в TestBench(Verilog) 1 2

    AntonB
    • 15 ответов
    • 1 420 просмотров
    • 19 ноября, 2020
    • Посл. сообщение: RobFPGA
17. 

    VMM vs OVM

    Escorial
    • 14 ответов
    • 1 240 просмотров
    • 9 марта, 2009
    • Посл. сообщение: Escorial
18. 

    VIP cdn_axi. Некорректное поведение канала записи данных (W)

    kirill70674
    • 14 ответов
    • 703 просмотра
    • 17 ноября, 2023
    • Посл. сообщение: one_eight_seven
19. 

    OVM обновился

    des00
    • 14 ответов
    • 2 104 просмотра
    • 21 января, 2010
    • Посл. сообщение: edward77
20. 

    QuestaSim не отрабатывает выражение.

    khlenar
    • 14 ответов
    • 630 просмотров
    • 9 марта
    • Посл. сообщение: khlenar
21. 

    SystemVerilog и средства создания верификационных сред (VERA-HVL)

    aosp
    • 13 ответов
    • 2 754 просмотра
    • 6 апреля, 2005
    • Посл. сообщение: RVlad
22. 

    UVM port export

    1891ВМ12Я
    • 13 ответов
    • 3 803 просмотра
    • 9 августа, 2018
    • Посл. сообщение: 1891ВМ12Я
23. 

    Моделирование проектов ПЛИС PangoMicro

    Xagen
    • 12 ответов
    • 1 179 просмотров
    • 25 марта
    • Посл. сообщение: cdg
24. 

    Что такое UVM?

    Reffum2
    • 12 ответов
    • 5 502 просмотра
    • 6 марта, 2018
    • Посл. сообщение: honinbo
25. 

    UVM: установка только одного сигнала из пакета

    lexus.mephi
    • 11 ответов
    • 780 просмотров
    • 22 апреля, 2014
    • Посл. сообщение: des00
26. 

    Не заводится UVM

    1891ВМ12Я
    • 9 ответов
    • 3 028 просмотров
    • 7 мая, 2018
    • Посл. сообщение: 1891ВМ12Я