В форуме 59 тем

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Языки описания свойств аппаратуры 1 2 3 4

   CaPpuCcino
   • 49 ответов
   • 45 918 просмотров
   • 20 мая, 2018
   • Посл. сообщение: Мур
3. 

   Моделирование и верификация ЦОС 1 2 3 4

   Amurak
   • 46 ответов
   • 6 100 просмотров
   • 17 июля
   • Посл. сообщение: dpavlov
4. 

   Посоветуйте курс(ы) по верификации на System Verilog 1 2 3

   Koluchiy
   • 35 ответов
   • 5 860 просмотров
   • 18 мая
   • Посл. сообщение: alperovich
5. 

   Верификация сложных проектов 1 2

   alxkon
   • 24 ответа
   • 6 556 просмотров
   • 6 октября, 2016
   • Посл. сообщение: Loki5000
6. 

   Что такое UVM?

   Reffum2
   • 12 ответов
   • 5 594 просмотра
   • 6 марта, 2018
   • Посл. сообщение: honinbo
7. 

   Вопросы по UVM и верификации 1 2

   _Ivan_
   • 20 ответов
   • 4 197 просмотров
   • 17 ноября, 2016
   • Посл. сообщение: _Ivan_
8. 

   UVM port export

   1891ВМ12Я
   • 13 ответов
   • 3 925 просмотров
   • 9 августа, 2018
   • Посл. сообщение: 1891ВМ12Я
9. 

   Введение для раздела по UVM 1 2 3 4

   lexus.mephi
   • 59 ответов
   • 3 441 просмотр
   • 16 октября, 2010
   • Посл. сообщение: CaPpuCcino
10. 

    Верификация больших проектов 1 2

    sqrt(2)
    • 18 ответов
    • 3 375 просмотров
    • 26 сентября, 2017
    • Посл. сообщение: 1891ВМ12Я
11. 

    UVM 1 2

    true_pb
    • 23 ответа
    • 3 265 просмотров
    • 14 мая, 2013
    • Посл. сообщение: Poluektovich
12. 

    Не заводится UVM

    1891ВМ12Я
    • 9 ответов
    • 3 115 просмотров
    • 7 мая, 2018
    • Посл. сообщение: 1891ВМ12Я
13. 

    Методологии построения сред верификации проектов 1 2

    CaPpuCcino
    • 22 ответа
    • 2 948 просмотров
    • 18 апреля, 2012
    • Посл. сообщение: des00
14. 

    verilog-modelsim автоматизация тестирования 1 2

    Вадим Н.
    • 19 ответов
    • 2 873 просмотра
    • 22 декабря, 2022
    • Посл. сообщение: Zversky
15. 

    SystemVerilog и средства создания верификационных сред (VERA-HVL)

    aosp
    • 13 ответов
    • 2 857 просмотров
    • 6 апреля, 2005
    • Посл. сообщение: RVlad
16. 

    UVM vs OSVMM 1 2 3

    OparinVD
    • 37 ответов
    • 2 607 просмотров
    • 25 июля, 2023
    • Посл. сообщение: dxp
17. 

    Использование UVM 1 2

    AntonB
    • 27 ответов
    • 2 202 просмотра
    • 22 июля, 2021
    • Посл. сообщение: one_eight_seven
18. 

    Вопрос по SVA 1 2

    Shivers
    • 27 ответов
    • 2 138 просмотров
    • 27 августа, 2012
    • Посл. сообщение: Postoroniy_V
19. 

    OVM обновился

    des00
    • 14 ответов
    • 2 127 просмотров
    • 21 января, 2010
    • Посл. сообщение: edward77
20. 

    Hardware in the Loop from the MATLAB/Simulink Environment

    WitFed
    • 8 ответов
    • 1 754 просмотра
    • 18 августа, 2015
    • Посл. сообщение: warrior-2001
21. 

    использование SVA для большего, чем BFM. 1 2

    yes
    • 18 ответов
    • 1 741 просмотр
    • 16 марта, 2009
    • Посл. сообщение: Escorial
22. 

    формальная верификация RTL кода

    Cadence-free
    • 1 ответ
    • 1 594 просмотра
    • 22 октября, 2004
    • Посл. сообщение: fill
23. 

    Доступ к сигналам внутренних компонент в TestBench(Verilog) 1 2

    AntonB
    • 15 ответов
    • 1 589 просмотров
    • 19 ноября, 2020
    • Посл. сообщение: RobFPGA
24. 

    Моделирование проектов ПЛИС PangoMicro

    Xagen
    • 12 ответов
    • 1 500 просмотров
    • 25 марта
    • Посл. сообщение: cdg
25. 

    VMM vs OVM

    Escorial
    • 14 ответов
    • 1 308 просмотров
    • 9 марта, 2009
    • Посл. сообщение: Escorial
26. 

    Миграция кода SystemVerilog из Questasim в Xcelium

    kirill70674
    • 6 ответов
    • 1 232 просмотра
    • 18 мая
    • Посл. сообщение: alperovich