Doka 5 July 18, 2020 Posted July 18, 2020 · Report post 8 hours ago, yes said: чем сложнее логика (предполагаю, за счет того больше, что в АЗИКе площадь этой логики растет равномерно, а в ПЛИС когда ближайшие луты закончатся с быстрыми связями, нужно привлекать дальние с худшим интерконектом, то есть скорость падает не как Х+Y (а почему не sqrt(X^2+Y^2) понятно?) , а быстрее) тут еще есть нюанс в том, что в АСИКе дополнительная степень свободы в том, что число металлов можно менять, добавляя или уменьшая трассировочные ресурсы, достигая tradeoff: lowcost <---|---> high[density|speed] Quote Share this post Link to post Share on other sites More sharing options...
Raven 32 July 19, 2020 Posted July 19, 2020 · Report post 21 hours ago, Мур said: А от себя скажу,- проекты без тестбенчей (а это точно не С!) на такой уровень не претендуют. За такое следует НАКАЗЫВАТЬ! Ущербность при отсутствии комментариев компенсируется полным тестовым набором, по которому можно выяснить поведение во всех нюансах. Вообще-то, добрый тестбенч со столь объемлющими тестовыми сценариями - это отдельный объект интеллектуальной собственности (часто включающий в себя еще и другие - BFMs etc). Так что целевой IP block должен идти с описанием - что он делает, как его подключать и использовать. Хотите тестов - или свои создаете, или просите отдельным пунктом договора добавить (это если он, тестовый пакет, вообще продается). Quote Share this post Link to post Share on other sites More sharing options...
one_eight_seven 6 July 19, 2020 Posted July 19, 2020 · Report post 1 hour ago, Raven said: Вообще-то, добрый тестбенч со столь объемлющими тестовыми сценариями - это отдельный объект интеллектуальной собственности (часто включающий в себя еще и другие - BFMs etc). Так что целевой IP block должен идти с описанием - что он делает, как его подключать и использовать. Хотите тестов - или свои создаете, или просите отдельным пунктом договора добавить (это если он, тестовый пакет, вообще продается). А если он продаётся, то очень быстро можно попасть на то, что он практически не применим нигде, кроме окружения, с набором направленных тестов, которые поставляет производитель. Та же CAST пыталась продать нам VIP, который просто невозможно было собрать, потому что для отдельных тестов необходимо было отключать конструкторы uvm_object'ов. Что уже давным давно признано неправильным, и в UVM 1.2 конструторы обязательны (а это 2015 год). Quote Share this post Link to post Share on other sites More sharing options...
Мур 2 July 19, 2020 Posted July 19, 2020 · Report post 4 hours ago, Raven said: Вообще-то, добрый тестбенч со столь объемлющими тестовыми сценариями - это отдельный объект интеллектуальной собственности (часто включающий в себя еще и другие - BFMs etc). Так что целевой IP block должен идти с описанием - что он делает, как его подключать и использовать. Хотите тестов - или свои создаете, или просите отдельным пунктом договора добавить (это если он, тестовый пакет, вообще продается). Этот бенч- параллельный проект на который приходится тратить время не меньше, чем на сам дизайн. Одно преимущество- тут можно городить не синтезабельные конструкции. А вообще, как-то странно делать такой акцент, ведь построение основного проекта невозможно без бенча! Простое и привычное можно и с ходу ваять, но сборка громадных систем без бенча не обойдется! А по-ходу проекта их вообще несколько десятков штук порождается... Quote Share this post Link to post Share on other sites More sharing options...
Raven 32 July 20, 2020 Posted July 20, 2020 · Report post 10 hours ago, Мур said: Этот бенч- параллельный проект на который приходится тратить время не меньше, чем на сам дизайн. Одно преимущество- тут можно городить не синтезабельные конструкции. Время, затраченное на написание RTL-кода целевого модуля, и время, затраченное на написание его верификационного обеспечения, соотносятся как 1:3. У нас шутят - время нужно домножить на Pi (3.1415...). Как ни странно, примерно так оно как раз и получается. Потому отделы тестировщиков что софта, что HDL все время выставляют вакансии. Хорошего тестера еще поискать надо! Quote А вообще, как-то странно делать такой акцент, ведь построение основного проекта невозможно без бенча! Простое и привычное можно и с ходу ваять, но сборка громадных систем без бенча не обойдется! А по-ходу проекта их вообще несколько десятков штук порождается... Что-то многовато - должны быть считанные единицы. Или вы сюда не только интеграционные бенчи, но и все малые бенчики для Unit-тестирования включили? Quote Share this post Link to post Share on other sites More sharing options...
Мур 2 July 20, 2020 Posted July 20, 2020 · Report post 5 hours ago, Raven said: Время, затраченное на написание RTL-кода целевого модуля, и время, затраченное на написание его верификационного обеспечения, соотносятся как 1:3. У нас шутят - время нужно домножить на Pi (3.1415...). Как ни странно, примерно так оно как раз и получается. Потому отделы тестировщиков что софта, что HDL все время выставляют вакансии. Хорошего тестера еще поискать надо! ...У вас еще есть такие отделы? У нас продержалось пол-года... Финансистам проще иметь "все в одном флаконе". А вообще полноценная работа с тестированием не самоцель, а способ локализовать ошибки и их исправить в целевом модуле. По ходу отладки.. Потому и так затягивается весь процесс в ПИ раз! Quote Что-то многовато - должны быть считанные единицы. Или вы сюда не только интеграционные бенчи, но и все малые бенчики для Unit-тестирования включили? ...Когда проект-монстр, то для прогона "закоулков дизайна" бенчи и будут отличаться по их числу. А вообще,- тестов много не бывает! Quote Share this post Link to post Share on other sites More sharing options...
vt313 0 July 20, 2020 Posted July 20, 2020 · Report post 18 часов назад, Мур сказал: Этот бенч- параллельный проект на который приходится тратить время не меньше, чем на сам дизайн. Одно преимущество- тут можно городить не синтезабельные конструкции. А вообще, как-то странно делать такой акцент, ведь построение основного проекта невозможно без бенча! Простое и привычное можно и с ходу ваять, но сборка громадных систем без бенча не обойдется! А по-ходу проекта их вообще несколько десятков штук порождается... Если речь идет о полном соответствии проектов, то не нужно трогать все преимущества ASIC. Только цена изделия. Если Вы хотите использовать, например, скоростные преимущества, то придется переделывать многое, и уж тесты, однозначно. Quote Share this post Link to post Share on other sites More sharing options...
Мур 2 July 20, 2020 Posted July 20, 2020 · Report post 10 hours ago, vt313 said: Если речь идет о полном соответствии проектов, то не нужно трогать все преимущества ASIC. Только цена изделия. Если Вы хотите использовать, например, скоростные преимущества, то придется переделывать многое, и уж тесты, однозначно. Очень глубокая мысль... Не догоняю. Я так понимаю, что принятие решения сделать в ASIC удачную архитектуру предполагает реализацию более скоростного решения. Иначе какой смысл?... Введение в прототип довесков\хотелок автоматом тянет за собой и модификацию тестов. Покрытие требует. Как-то ни о чем... Quote Share this post Link to post Share on other sites More sharing options...
vt313 0 July 21, 2020 Posted July 21, 2020 · Report post 10 часов назад, Мур сказал: Очень глубокая мысль... Не догоняю. Я так понимаю, что принятие решения сделать в ASIC удачную архитектуру предполагает реализацию более скоростного решения. Иначе какой смысл?... Введение в прототип довесков\хотелок автоматом тянет за собой и модификацию тестов. Покрытие требует. Как-то ни о чем... А какой смысл ускорять проект, если он выполняет все требования? А на какой ПЛИС работает проект? Quote Share this post Link to post Share on other sites More sharing options...
Мур 2 July 21, 2020 Posted July 21, 2020 · Report post 42 minutes ago, vt313 said: А какой смысл ускорять проект, если он выполняет все требования? Апгрейд старой системы, к примеру, напрашивается с переходом на более скоростную шину обмена с внешним процессором. Наращивание архитектуры этого проца шло в пространстве внешней памяти. Оптические каналы связи теперь более совершенные и пропускная способность возросла, да и снятие с производства FPGA не за горами.. Quote А на какой ПЛИС работает проект? Ария 4 Quote Share this post Link to post Share on other sites More sharing options...
lexx 0 July 21, 2020 Posted July 21, 2020 (edited) · Report post 9 minutes ago, Мур said: Апгрейд старой системы, к примеру, напрашивается с переходом на более скоростную шину обмена с внешним процессором. Обновление даже 1го компонента приведёт к повторному тестированию всей системы в целом. Использование FPGA позволяет шанс на ошибку, и если система работает, то обычно её не трогают. Есть ли смысл в этом? Потраченная сумма и время не компенсируют получаемых преимуществ. Edited July 21, 2020 by lexx Quote Share this post Link to post Share on other sites More sharing options...
Мур 2 July 21, 2020 Posted July 21, 2020 · Report post 15 minutes ago, lexx said: Обновление даже 1го компонента приведёт к повторному тестированию всей системы в целом. Использование FPGA позволяет шанс на ошибку, и если система работает, то обычно её не трогают. Так это в любом случае!... Вот потому ASIC для СНГ это призрак!... Quote Есть ли смысл в этом? Потраченная сумма и время не компенсируют получаемых преимуществ. Такое допускаю на 5%... Вопрос корректности перевода дизайна на другую технологию Quote Share this post Link to post Share on other sites More sharing options...
vt313 0 July 21, 2020 Posted July 21, 2020 · Report post 42 минуты назад, Мур сказал: Апгрейд старой системы, к примеру, напрашивается с переходом на более скоростную шину обмена с внешним процессором. Наращивание архитектуры этого проца шло в пространстве внешней памяти. Оптические каналы связи теперь более совершенные и пропускная способность возросла, да и снятие с производства FPGA не за горами.. Ария 4 Работа с внешними устройствами быстрее не станет. Что-то древнее. Переходите на Стратикс 10, реально увеличите скорость. Quote Share this post Link to post Share on other sites More sharing options...
Мур 2 July 21, 2020 Posted July 21, 2020 · Report post 15 minutes ago, vt313 said: Работа с внешними устройствами быстрее не станет. обескуражили... Как же вы далеки от практики!!! Когда пропускная способность оптических каналов возросла в 2 раза, то.... (продолжайте) Quote Share this post Link to post Share on other sites More sharing options...
vt313 0 July 21, 2020 Posted July 21, 2020 · Report post 3 минуты назад, Мур сказал: обескуражили... Как же вы далеки от практики!!! Когда пропускная способность оптических каналов возросла в 2 раза, то.... (продолжайте) В стратиксе 64 трансивера по 28 Гбит. А сколько нужно? А что Вы ожидаете в асике? Quote Share this post Link to post Share on other sites More sharing options...
