Flood

Паста на металл?

О! Вот это метод! :)

http://misis.ru/Portals/0/INMIN/FM/files/posobie_malutina_3comp_diagrams_p1-2.pdf Посмотрите, например, диаграмму на стр. 10 (рис. 9). Если бы не яма до 96 градусов в точке E - паял бы весь мир бессвинцовым висмутом на 150 градусах и проблема влажности компонентов практически не стояла бы.

Здравствуйте! Возник интересный вопрос - как пассивно затактировать две микросхемы АЦП (LT) от одного источника тактового сигнала? Частота 125 МГц, прием делаю на трасформаторной схеме (балун аналогично референсам Linear), после трансформатора HSMS-2812, согласование, средняя точка, после чего дифференциальный сигнал идет на клоковый буфер CDCLVP1204, далее потребителям. Возникла необходимость сделать аналогичную схему, в которой существует только два потребителя тактового сигнала - две микросхемы АЦП. Хочу сделать ее без использования активного клокового буфера, причем так, чтобы фаза сигнала на обоих АЦП была одинаковой. Подскажите, как правильнее это реализовать?

Думаю, в случае ТС достаточно хорошей сушки и чипы перестанут дохнуть. Однако, в общем по теме разговора хотелось бы упомянуть свинцовую проблему с низкоплавкими припоями. При применении бессинца на основе висмута необходимо строго обеспечивать отсутствие загрязнения пайки свинцом, иначе возможно образование легкоплавких участков или пленок из-за тройной эвтектики висмут-свинец-олово.

А есть в вивадо какой-нибудь аналог сида? Я обычно держу несколько стратегий сборки - как правило, одна да сработает. Но это приводит к значительным потерям времени - из-за сложных стратегий. Тогда как на деле хватило бы запуска обычной стратегии с разными начальными условиями.

Когда-то слушал докладчика из Xilinx, который утвержал, что seed больше не нужен, т.к. Вивадо в отличие от ISE при оптимизации находит глобальный минимум, а не падает в локальный. Однако, практика применения показывает, что это скорее всего не так :) Бывает, достаточно изменить значение какой-нибудь константы (например, номер версии или дату, хе-хе), чтобы получить -0.3нс слака, там где раньше был ноль.

Если площадь не критична, микросборку в SIL корпусе лучше не использовать - она выполнена в корпусе Pullback SON, т.е. визуальный контроль качества пайки ее ножек практически невозможен. Все выводы целиком находятся под корпусом, галтелей нет. По сути это печатная плата с падами на нижней стороне и дросселем сверху. Очень компактная вещь. С другой стороны, если вы уверены в сборочном производстве и есть желание сократить число компонентов - такая сборка довольна удобна. Когда места мало - хороший выбор. И еще, отдельный контроллер от этой сборки - не TPS562200 (это вообще другая история), а TPS62140A. В любом случае, перед применением DC/DC нужно посчитать выделяющуюся на микросхеме и дросселе мощность и прикинуть, пройдет ли схема по температуре. То, что по паспорту микросхема тянет 2 или 3 ампера, не всегда значит, что эти амперы можно будет от нее невозбранно получить. Кроме того, существуют определенные и хорошо описанные в даташите требования к входным и выходным конденсаторам.

Интересно, за прошедший год что-нибудь изменилось? Полная 4 версия мне пока так и не попалась, видел только на csdn.

Тут все однозначно: "нет ножек - нет мультиков". Физически на кристалле есть и GTP, и PCIe блок, но в корпусе CSG324 трансиверы не выведены наружу. Соответственно, PCIe использовать не получится.

Слаки даже в 100пС не допустимы, но при комнатной температуре вряд-ли приводят к проблемам. С причиной битой CRC надо разбираться, например ловить слова анализатором (триггер по ошибке CRC) и смотреть прошедшие такты на характер ошибки (битовые или словные).

У Xilinx есть. Страшно глючный, но рабочий XSIM в ISE, потом Vivado в Vivado. Кроме того, есть опенсорсный вполне рабочий симулятор icarus verilog. В случае особой нужды Миландр мог бы развивать его. Там вроде и зачатки синтеза какие-то появились.

1. Приходящие из PCI Express данные достаточно надежны и в дополнительных контрольных суммах не нуждаются. Уж тем более не требуется FEC. Если данные побились при приеме - в конце пакета об этом должна появиться пометка. Если такая пометка реально появляется в процессе тестирования хотя бы раз (помимо специального ввода ошибки) - железо или проект не работоспособны и нуждаются в доработке. 2. Самая простая контрольная сумма для ПЛИС - на основе XOR (сложение по модулю 2). Можно сразу сжимать шину до нужной разрядности КС, а можно хранить всю сумму и сжимать в конце. Такая сумма менее надежна чем CRC, сравнима с обычным сложением, но в отличие от него не требует переносов. В разумных пределах чем больше разрядность КС, тем лучше. При подсчете любой КС важно правильно обрабатывать слова неполной ширины (например, таким может быть последнее слово PCIe пакета при не выровненных на ширину шины размерах). 3. В проекте не должно быть отрицательных слаков, вообще никаких. Проект со слаками ни тестированию, ни применению не подлежит. 4. Нередко баги проекта бывают практически неотличимы от багов железа. Лучший способ проверки - тесты на заведомо исправном железе.

Посмотрите Lib(X)SVF: http://www.clifford.at/libxsvf/

А что в этих платах "такого"? Вы видели гербера, там какой-то ад? По описанию вроде ничего страшного, ну БГА некрупного размера, ну QFN. Разве что плата не самая маленькая. Не знаю, как у нас, но китайцам-то вроде нечего бояться, кроме количества - 5 штук очень мало. Насчет того, что только трафареты в эту цену - если в Резоните заказывать, то еще и не хватит :) А в pcbway - по $15 за сторону. Но все-таки на месте ТС я бы предлагал за 5 штук большую цену за точку - количество неудобное. Точек много, а плат мало - не технологично для монтажников.

Видел такое у разных крупных контор и как мне кажется, универсального внешнего способа перевода внутреннего партномера в реальный не существует. Если рядом нет данных о настоящих партномерах - дохлый номер. Хотя бы потому что под один и тот же p/n могут попадать несколько прошедших валидацию аналогов. Как там конкретно у nxp - не знаю.

Т.к. я в этом не особо разбираюсь, оставлю вышеприведенные утверждения на уровне "за что купил, за то и продал". В такой дискуссии я чувствую себя как маляр, рассуждающий о технологиях приготовления красок на заводе, а также о том, было ли просто или сложно получить тот или иной синтетический пигмент, а также почему пришлось тысячи лет давить жучков вместо того, чтобы сразу взять и засинтезировать все что надо.

PCI Express вполне надежен. Это скорее TCP, чем UDP. Конечно, всегда есть шанс, что контрольная сумма не поймает ошибку, но вероятность этого достаточно мала. При проблемах на физ. уровне в первую очередь будет увеличиваться время передачи данных из-за перепосылок. Если же данные приходят битыми, значит на момент формирования TLP с контрольной суммой они уже были битыми. Например, поступили битыми на вход PCIe core.

Сложная вычислительно != сложная в наукоемком смысле. Да, синтез идет быстрее P&R-а, но реализовать синтезатор сложнее, а еще сложнее - реализовать синтезатор с хорошим уровнем оптимизации и достоверности. Не вижу смысла спорить об этом дальше, тем более что в этой теме я не слишком-то разбираюсь. Но мужик, который рассказывал о синтезе, приводил следующие аргументы: - свой синтезатор мало у кого есть, т.к. его реализация - задача чрезмерно сложная и излишне наукоемкая для технологических контор, которым нужно делать микросхемы, а не двигать теорию. Чем абстрактнее язык - тем сложнее теория, лежащая в основе синтеза. Малым производителям ПЛИС проще купить особую лицензию на синплифай (или что-то вроде) и поставлять его в составе своего софта, а большим его возможно просто не продают, т.к. тогда его будет больше некому продавать :) - (!) строгое доказательство эквивалентности высокоуровневого кода и полученного после синтеза оптимизированного нетлиста на практике невозможно. Как правило синтезатор хорошо оттестирован и не врет, но строго доказать это не получается. Поэтому одна из сложнейших задач при разработке синтезатора - обеспечение хоть какой-то достоверности результата синтеза. - в команде разработчиков синтезатора немало людей с научным бэкграундом и соответствующими степенями, на плейсе задачи более инженерные и люди там попроще. - плейс и роут сложны вычислительно, потому как перебор, но относительно просты алгоритмически. Никто не знает, как решать эти задачи оптимально, поэтому все существующие решения - субоптимальны и в оптимизационном поиске полагаются на случайные параметры, в надежде что результат сойдется. Неудобно, но другого нет, а что есть - всех устраивает. Важно, что в отличие от синтеза, после P&R нет никаких проблем с верификацией полученной схемы и её таймингов. Со своей стороны я бы сказал, что из-за узости рынка и интереса синтез - область закрытая и нишевая, в отличие от компиляторов процедурных языков. Наверное, все бы только выиграли, если бы на рынке появился серьезный открытый синтезатор (например, на основе llvm или чего-то еще), продвигаемый гигантами индустрии. Но такого нет, а частные поделки пока не вышли из ясельного возраста. Ну и понятно, что закрытость вендоров ПЛИС никак особо не влияет на синтез - для него не требуется глубокое проникновение в структуру кристалла.

Нет ошибки. Синтез - штука наукоемкая, наиболее близкая к ней тематика - разработка компиляторов. Плейс/роут - более инженерная, оптимизационная задача. Конечно, качество ее решения может плавать в огромных пределах. Плейс/роут становится ключевым, если исходные данные для него были синтезированы (и оптимизированы!) достаточно хорошим синтезатором, желательно класса synplify :)

Речь не про синтез, а про плейс/роут, см. выше.

Эксперимент для сравнения стирания с частичной записью страницы, а не для измерения абстрактной стойкости к износу.

Как-то я слышал от представителя Xilinx, что наиболее сложная и наукоемкая задача - синтез. Не удивительно, перевести фантазии разработчика в схему межсоединений базовых кирпичиков - это действительно наукоемко. Плейс/роут же алгоритмически значительно проще, но данные для полноценного решения этой задачи закрыты. А вот синтезом заниматься никто не мешает - для этого секретные закрытые доки не нужны. И прикладную науку можно продвинуть и задачу полезную решить.

Со стойкостью в 1000 циклов надежнее провести практический эксперимент. Скорее всего реальная стойкость окажется в 10-100 раз лучше, но все равно получается обозримое время. Микросхемы не слишком дорогие, можно извести несколько штук ради науки.

Жесткий запрет - хороший способ отстать в технологическом уровне разработок. Не знаю, додумались уже до этого или еще нет :) Насчет падения цены при увеличении объема производства - не знаю. Если берут по текущей цене, да и альтернатив нет (жесткий запрет же) - ну и зачем снижать?