Перейти к содержанию
Поиск
    

Vadim

Свой
 Профиль  Обзор контента

  • Постов

    1 227

  • Зарегистрирован

  • Посещение

 Тип контента 

Темы, опубликованные Vadim

  1.  

    Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык 1 2 3 4 6

    От Vadim, в Языки проектирования на ПЛИС (FPGA)

    • 83 ответа
    • 48 558 просмотров
  2.  

    Pulsonix 1 2 3 4 19

    От Vadim, в Разрабатываем ПП в САПР - PCB development

    • 276 ответов
    • 83 171 просмотр
  3.  

    Не получается скачать Lattice Diamond с офф. сайта

    От Vadim, в Среды разработки - обсуждаем САПРы

    • 9 ответов
    • 2 822 просмотра
  4.  

    Производители соединителей на печатную плату

    От Vadim, в Компоненты

    • 8 ответов
    • 1 171 просмотр
  5.  

    Магнитные ленты для бобинника

    От Vadim, в Продам

    • 0 ответов
    • 367 просмотров
  6.  

    Как описать аналоговую цепь в SV?

    От Vadim, в Языки проектирования на ПЛИС (FPGA)

    • 13 ответов
    • 1 067 просмотров
  7.  

    Вопросы про SV

    От Vadim, в Языки проектирования на ПЛИС (FPGA)

    • 4 ответа
    • 589 просмотров
  8.  

    gEDA

    От Vadim, в Разрабатываем ПП в САПР - PCB development

    • 2 ответа
    • 613 просмотра
  9.  

    Любят менторы чего-нибудь поломать 1 2

    От Vadim, в Siemens EDA - Xpedition, PADS (ex. Mentor)

    • 26 ответов
    • 2 050 просмотров
  10.  

    Пара вопросов

    От Vadim, в Siemens EDA - Xpedition, PADS (ex. Mentor)

    • 4 ответа
    • 559 просмотров
  11.  

    System Verilog. Ликбез.

    От Vadim, в Языки проектирования на ПЛИС (FPGA)

    • 9 ответов
    • 1 207 просмотров
  12.  

    Questa ложится, что делать?

    От Vadim, в Среды разработки - обсуждаем САПРы

    • 4 ответа
    • 413 просмотра
  13.  

    SV, петли for, foreach и Questa

    От Vadim, в Среды разработки - обсуждаем САПРы

    • 2 ответа
    • 669 просмотров
  14.  

    Рандомизация в SV это действительно рандомизация?

    От Vadim, в Языки проектирования на ПЛИС (FPGA)

    • 5 ответов
    • 596 просмотров
  15.  

    А могу ли я в DC/DV замутить следующее...

    От Vadim, в Siemens EDA - Xpedition, PADS (ex. Mentor)

    • 5 ответов
    • 678 просмотров
  16.  

    Открытый коллектор в SV

    От Vadim, в Языки проектирования на ПЛИС (FPGA)

    • 5 ответов
    • 780 просмотров
  17.  

    Помогите перейти c CPLD на FPGA

    От Vadim, в Работаем с ПЛИС, области применения, выбор

    • 9 ответов
    • 927 просмотров
  18.  

    Modelsim ликбез 1 2 3 4

    От Vadim, в Среды разработки - обсуждаем САПРы

    • 55 ответов
    • 12 101 просмотр
  19.  

    Nested design unit в Questa

    От Vadim, в Среды разработки - обсуждаем САПРы

    • 4 ответа
    • 648 просмотров
  20.  

    Что делают с пакетами в SV?

    От Vadim, в Языки проектирования на ПЛИС (FPGA)

    • 11 ответов
    • 1 503 просмотра
  21.  

    Беда с зумом в DC EE2007

    От Vadim, в Siemens EDA - Xpedition, PADS (ex. Mentor)

    • 4 ответа
    • 671 просмотр
  22.  

    Где раздобыть IMPACT отдельно от WebPack?

    От Vadim, в Среды разработки - обсуждаем САПРы

    • 9 ответов
    • 1 360 просмотров
  23.  

    VHDL. Преобразование string - real

    От Vadim, в Языки проектирования на ПЛИС (FPGA)

    • 3 ответа
    • 1 086 просмотров
  24.  

    Riviera ликбез

    От Vadim, в Среды разработки - обсуждаем САПРы

    • 5 ответов
    • 892 просмотра
  25.  

    Оптореле 19 10П-1-4

    От Vadim, в Компоненты

    • 2 ответа
    • 1 059 просмотров
×
×
  • Создать...