В форуме 5 618 тем

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2.  

   Важно    Питание ПЛИС

   • 1
   • 2
   • 3
   • 4
   • 22

   Styv
   • 327 ответов
   • 131 889 просмотров
   • 26 сентября
   • Посл. сообщение: gibson1980
3.  

   Важно    Защита данных FPGA

   • 1
   • 2
   • 3
   • 4
   • 15

   prom
   • 223 ответа
   • 99 096 просмотров
   • 16 августа
   • Посл. сообщение: minervenumb
4.  

   Важно    "Схемотехнические трюки для ПЛИСоводов"

   • 1
   • 2
   • 3
   • 4
   • 14

   des00
   • 203 ответа
   • 80 858 просмотров
   • 22 июня
   • Посл. сообщение: Flip-fl0p
5.  

   Важно    Питание PLL

   • 1
   • 2
   • 3

   Spb
   • 39 ответов
   • 41 278 просмотров
   • 20 января, 2014
   • Посл. сообщение: Neznaika
6.  

   Важно    FAQ по ПЛИС

   admin
   • 6 ответов
   • 34 394 просмотра
   • 7 августа, 2006
   • Посл. сообщение: doc17
7.  

   ip core 1G pcs/pma lvds sgmii

   Kostochkin
   • 3 ответа
   • 70 просмотров
   • 3 минуты назад
   • Посл. сообщение: 10ff
8.  

   Изменяются ли параметры CPLD при перепайки?

   khlenar
   • 2 ответа
   • 20 просмотров
   • 4 минуты назад
   • Посл. сообщение: khlenar
9.  

   verilog, проверка кратности числа на sv

   new123
   • 10 ответов
   • 186 просмотров
   • 7 часов назад
   • Посл. сообщение: des00
10.  

    Вопрос по ЦАП AD9739

    • 1
    • 2

    fertna18
    • 15 ответов
    • 517 просмотров
    • Вчера в 03:27
    • Посл. сообщение: des00
11.  

    5576хс4т.01

    glb
    • 12 ответов
    • 875 просмотров
    • воскресенье в 13:48
    • Посл. сообщение: hdl_student
12.  

    XCF32P помнит кто-нибудь? как ее конфигурировать из IMPACTa?

    yes
    • 6 ответов
    • 285 просмотров
    • суббота в 05:33
    • Посл. сообщение: likeasm
13.  

    IBIS - модель GTX - входа Xilinx 7 серии

    Dmitry_B
    • 2 ответа
    • 169 просмотров
    • четверг в 14:31
    • Посл. сообщение: Dmitry_B
14.  

    nios Проблема скорости MAX10+Nios+FreeRTOS TCP/IP

    Вася0
    • 0 ответов
    • 129 просмотров
    • четверг в 09:30
    • Посл. сообщение: Вася0
15.  

    lattice: можно ли запаять LFE5UM на место LFE5U, то есть когда все ножки трансиверов будут на землю?

    yes
    • 9 ответов
    • 212 просмотра
    • среда в 16:50
    • Посл. сообщение: yes
16.  

    Кто-нибудь работал с SEU в Altera?

    Koluchiy
    • 4 ответа
    • 326 просмотров
    • 12 декабря
    • Посл. сообщение: alxkon
17.  

    CVP access violation при второй подряд конфигурации

    new123
    • 10 ответов
    • 214 просмотра
    • 12 декабря
    • Посл. сообщение: new123
18.  

    Virtex-7 пересечение регистров через клок-домены

    • 1
    • 2
    • 3

    AVR
    • 30 ответов
    • 1 087 просмотров
    • 12 декабря
    • Посл. сообщение: dxp
19.  

    Приём данных DDR из АЦП

    • 1
    • 2
    • 3

    _sda
    • 41 ответ
    • 949 просмотров
    • 11 декабря
    • Посл. сообщение: Yuri124
20.  

    cvp и gen3 на stratix v

    • 1
    • 2

    new123
    • 18 ответов
    • 390 просмотров
    • 10 декабря
    • Посл. сообщение: new123
21.  

    Xilinx Vivado 7-Series FIFO Generator Reset Type

    • 1
    • 2

    dxp
    • 15 ответов
    • 403 просмотра
    • 10 декабря
    • Посл. сообщение: RobFPGA
22.  

    IP видео из обычного VGA на ПЛИС. C чего начинать?

    baumanets
    • 3 ответа
    • 205 просмотров
    • 9 декабря
    • Посл. сообщение: bloody-wolf
23.  

    БПФ FFT

    • 1
    • 2

    Icedevil777228
    • 22 ответа
    • 976 просмотров
    • 8 декабря
    • Посл. сообщение: Burenkov
24.  

    [VERILOG] Вопросы начинающего

    BloomJack
    • 11 ответов
    • 257 просмотров
    • 7 декабря
    • Посл. сообщение: BloomJack
25.  

    Удаленная загрузка прошивок ПЛИС

    • 1
    • 2

    PowerC™
    • 17 ответов
    • 873 просмотра
    • 5 декабря
    • Посл. сообщение: hdl_student
26.  

    Реализация I2C

    • 1
    • 2

    Alexey87
    • 27 ответов
    • 1 102 просмотра
    • 3 декабря
    • Посл. сообщение: new123