В форуме 5 613 темы

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2.  

   Важно    Питание ПЛИС

   • 1
   • 2
   • 3
   • 4
   • 22

   Styv
   • 327 ответов
   • 131 689 просмотров
   • 26 сентября
   • Посл. сообщение: gibson1980
3.  

   Важно    Защита данных FPGA

   • 1
   • 2
   • 3
   • 4
   • 15

   prom
   • 223 ответа
   • 98 919 просмотров
   • 16 августа
   • Посл. сообщение: minervenumb
4.  

   Важно    "Схемотехнические трюки для ПЛИСоводов"

   • 1
   • 2
   • 3
   • 4
   • 14

   des00
   • 203 ответа
   • 80 668 просмотров
   • 22 июня
   • Посл. сообщение: Flip-fl0p
5.  

   Важно    Питание PLL

   • 1
   • 2
   • 3

   Spb
   • 39 ответов
   • 41 215 просмотров
   • 20 января, 2014
   • Посл. сообщение: Neznaika
6.  

   Важно    FAQ по ПЛИС

   admin
   • 6 ответов
   • 34 342 просмотра
   • 7 августа, 2006
   • Посл. сообщение: doc17
7.  

   lattice: можно ли запаять LFE5UM на место LFE5U, то есть когда все ножки трансиверов будут на землю?

   yes
   • 2 ответа
   • 24 просмотра
   • 2 часа назад
   • Посл. сообщение: yes
8.  

   Приём данных DDR из АЦП

   • 1
   • 2
   • 3

   _sda
   • 39 ответов
   • 645 просмотров
   • 6 часов назад
   • Посл. сообщение: MegaVolt
9.  

   CVP access violation при второй подряд конфигурации

   new123
   • 2 ответа
   • 45 просмотров
   • 9 часов назад
   • Посл. сообщение: new123
10.  

    cvp и gen3 на stratix v

    • 1
    • 2

    new123
    • 18 ответов
    • 311 просмотр
    • 12 часов назад
    • Посл. сообщение: new123
11.  

    5576хс4т.01

    glb
    • 11 ответов
    • 748 просмотров
    • 15 часов назад
    • Посл. сообщение: iosifk
12.  

    Xilinx Vivado 7-Series FIFO Generator Reset Type

    • 1
    • 2

    dxp
    • 15 ответов
    • 322 просмотра
    • 15 часов назад
    • Посл. сообщение: RobFPGA
13.  

    IP видео из обычного VGA на ПЛИС. C чего начинать?

    baumanets
    • 3 ответа
    • 155 просмотров
    • воскресенье в 20:37
    • Посл. сообщение: bloody-wolf
14.  

    IBIS - модель GTX - входа Xilinx 7 серии

    Dmitry_B
    • 0 ответов
    • 44 просмотра
    • воскресенье в 07:01
    • Посл. сообщение: Dmitry_B
15.  

    БПФ FFT

    • 1
    • 2

    Icedevil777228
    • 22 ответа
    • 911 просмотр
    • суббота в 11:26
    • Посл. сообщение: Burenkov
16.  

    [VERILOG] Вопросы начинающего

    BloomJack
    • 11 ответов
    • 219 просмотров
    • пятница в 13:59
    • Посл. сообщение: BloomJack
17.  

    Удаленная загрузка прошивок ПЛИС

    • 1
    • 2

    PowerC™
    • 17 ответов
    • 823 просмотра
    • среда в 15:20
    • Посл. сообщение: hdl_student
18.  

    Реализация I2C

    • 1
    • 2

    Alexey87
    • 27 ответов
    • 1 069 просмотров
    • 3 декабря
    • Посл. сообщение: new123
19.  

    Потребление XCZU3

    alexPec
    • 3 ответа
    • 132 просмотра
    • 3 декабря
    • Посл. сообщение: alexadmin
20.  

    Проверка MAX 10 на исправность

    justontime
    • 7 ответов
    • 339 просмотров
    • 2 декабря
    • Посл. сообщение: justontime
21.  

    Анализ сетевого трафика 10G

    Kostochkin
    • 8 ответов
    • 291 просмотр
    • 30 ноября
    • Посл. сообщение: Kostochkin
22.  

    Перешел на system verilog, Modelsim все хорошо, в реале нет.?

    new123
    • 5 ответов
    • 259 просмотров
    • 29 ноября
    • Посл. сообщение: new123
23.  

    IP ядро. Работает в ISE, не работает в Vivado

    Tpeck
    • 14 ответов
    • 340 просмотров
    • 29 ноября
    • Посл. сообщение: alexadmin
24.  

    DDR3 + kintex7

    • 1
    • 2

    exigo
    • 23 ответа
    • 2 203 просмотра
    • 28 ноября
    • Посл. сообщение: ivanoffer
25.  

    Как подключиться в разрыв Xilinx AXI шины так чтобы EDK это принял.

    MegaVolt
    • 6 ответов
    • 178 просмотров
    • 27 ноября
    • Посл. сообщение: RobFPGA
26.  

    altera_virtual_jtag и C++

    S_Hawk
    • 2 ответа
    • 227 просмотров
    • 26 ноября
    • Посл. сообщение: S_Hawk