slkhome
Свой-
Постов
93 -
Зарегистрирован
-
Посещение
Весь контент slkhome
-
Как вариант, можно на docker это установить. Потом может и для автоматизации пригодиться. Недавно пришлось собирать docker image с CenOS6+ISE14.7+Matlab2013.
-
Масштабирование входного сигнала АЦП
slkhome ответил Egorrok тема в Решение задач
В конечном счете либо реализовать по ТЗ, либо обосновать нецелесообразность реализации. Если это конечно для реальной жизни, а не только для лабораторки- 14 ответов
-
- масштабирование
- ацп
-
(и ещё 4 )
C тегом:
-
На начальном этапе создания RTL все равно придется посмотреть глазками, а затем уже автоматизировать. Например UART Tx как RTL, UART Rx как эталон. Затем известные передаваемые вектора, напирмер из файла, принимаются тоже в фейл и файлы сравниваются. И результат сравнения выводится уже как сообщение в консоль или еще как. Обычно на качественные тесты с покрытием, времени или людей не бывает.
-
Масштабирование входного сигнала АЦП
slkhome ответил Egorrok тема в Решение задач
Сначала масштабировать, затем смещать. Возможно чем-то это и лучше, так по мне мучасться с отрицательным доплнительным ИП - больше мороки чем выигрыш.- 14 ответов
-
- масштабирование
- ацп
-
(и ещё 4 )
C тегом:
-
Масштабирование входного сигнала АЦП
slkhome ответил Egorrok тема в Решение задач
Посмотрите описания на ОУ AD8129, AD8137, и подобных. Там в описании много интересных схем применения. Наверняка там найдете все что нужно! В итогде Вам нужно выбрать такое смещение ОУ, чтобы на выходе получился необходимый диапазон. И удобнее масштабировать одним ОУ, а смещение другим. Как реализовывать на обычных ОУ - ОУ со смещением можно найти на просторах инета, даже в Ютубе с картинами и пояснениями.- 14 ответов
-
- масштабирование
- ацп
-
(и ещё 4 )
C тегом:
-
Масштабирование входного сигнала АЦП
slkhome ответил Egorrok тема в Решение задач
Сначала смасштабировать ОУ, грубо говоря 50 мВ в (5 - 0,002) В, преобразовать смещение 0 В в 0.002 через те же ОУ. Это конечно в Идеале. В реальности тоже самое, но с запасом. Замем уже в Цифре скорректировать! Так сказать калибровка.- 14 ответов
-
- масштабирование
- ацп
-
(и ещё 4 )
C тегом:
-
Параметры зазоров магнитопровода известны?
-
А чего не взять готовые модульные ИП и прикрутить к ним МК и прочий функционал, который вам нужен? По крайней мене с маломощными
-
Веротяно чего-то приличного с подобным корпусом тоже не найти
-
Работа с case
slkhome ответил jenya7 тема в Языки проектирования на ПЛИС (FPGA)
Для начала рекомендую писать полные if then else end if, описываю все исходы. И приведите тот код, который как раз вызывает ошибку. В каком компиляторе это делаете? -
Спасибо )
-
qpram_pass_qawsed.7z Если не сложно, то напишите что выясните по этим исходникам, плиз
-
Честно говоря - уже не помню тонкостей. Это использовал для реализации вейвлет-преобразования. Нужно было быстро реализовать - поэтому было уже не до оптимизации. Место в кристалле было. Алгоритм работал. Если есть желание поразбираться - могу поискать исходники
-
Был опыт реализации 4х портовой памяти, на 2х портовых ячейках блочной памяти. По идее по такому же принципу ее можно еще раз масштабировать и сделать из 4х - 8ми портовую. Только при этом возрастет количество задействованной памяти в 4 раза.
-
https://gcc.gnu.org/onlinedocs/gcc-4.6.3/libstdc++/api/a01114_source.html Так будет яснее?
-
Какие задачи стоят перед ОС? Какая ниша предполагается у таких ОС? Это прототипы для исследований или есть реальная потребность? Это дипломная работа или диссертация? ИМХО: 1. На сколько правильно поянл, Intel, а теперь Intel + Altera, подобрым вопросом уже давно озаботились. Тем более когда совместили CPU+PL+SDRAMDDR в одном корпусе. Читал когда-то у них уже даже есть какие-то инструменты, что бы писать ПО как раз с учетом того, что часть программ и будет подгружаться в PL и там работать на зверских скоростях. Конечно там увеличенная скорость загрузки в PL. 2. Для Зинков считаю, что лучше уж делать ускорители для решения конкретных задач, типа IP Core. А в ОС делать поддержку этих IPCores, или писать программы так, чтобы использовать ресурсы IPCores. И расчитывать, что реконфигурация будет происходить редко и медленно.
-
Присоединяюсь к вышеописанным рекомендациям и еще - Пишите гайды для своих корок. Это ну оч. полезно! И верояно только Вы и будете их пользовать, судя по Вашим вопросам.
-
testbench AXI VHDL
slkhome ответил Vadim_nsk тема в Языки проектирования на ПЛИС (FPGA)
Меня настораживает эти 5 предупреждений. Их быть не должно. Хотя эти предупреждения не в секции File Groups. Ну и желательно везде делать относительные пути. -
testbench AXI VHDL
slkhome ответил Vadim_nsk тема в Языки проектирования на ПЛИС (FPGA)
Какая версия Вивады у Вас? Присылайте для начала хотябы свой этот IP. Не могу понять чего у вас не получается. Там для Вашей корки нужно добиться еще хотябы чтобы не было Варнингов. -
testbench AXI VHDL
slkhome ответил Vadim_nsk тема в Языки проектирования на ПЛИС (FPGA)
Т.е. я правильно понимаю - у Вас одно ядро внутри другого? -
testbench AXI VHDL
slkhome ответил Vadim_nsk тема в Языки проектирования на ПЛИС (FPGA)
У Вас нормально подлкючен репозиторий где лежит Ваш IP core? -
Там по имеющейся схеме на светодиод выше оговоренный идет сигналс с генератора сброса, который мониторит все напряжения. Так что где-то с напругой беда или с сбросовой микрухой. А там уже дальше копат - не сдохла ли SoC ....
-
И еще в некоторых случаях чтобы избежать неоднозначности положения фронтов комбинационных сигналов, которые могу влиять в итоге на симуляцию идельной модели.
-
... а в дальнейшем они будут прсутствовать в моделях ваших проектах для симуляции пост синтез, пост пост мап, мост рут.
-
Как вы смотрели напряжения? У Вас есть полная схема? @ArtSh