rloc

Квартус не прав, по стандарту '93 допустимо.

Не работать будет быстрее, а Windows не будет тормозить, "бедняга" не успевает даже отображать результаты, 100% ресурсов xst отдается.

Ничего сложного нет, и на вдвое больших частотах работали. Разводить нужно на внутренних слоях, трассы желательно делать одинаковыми по длине с высокой точностью.

Не слабый динамический диапазон :07: Подумайте над его сужением. Когда нужен большой динамический диапазон, то как правило делают по следующей схеме: логарифмический усилитель + АЦП (сигма-дельта). В качестве логарифмического усилителя можете посмотреть AD8304 160 dB Logarithmic Amplifier with Photo-Diode Interface

С кодом тормоза не связаны. Нужно ставить самый низкий приоритет xst.exe Вручную, через Диспетчер задач получается, а как сделать постоянно не знаю.

Скомпилировал такой код: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity test is generic( DATA_WIDTH : integer := 8 ); port( clk : in std_logic; q : out std_logic_vector(DATA_WIDTH-1 downto 0) ); end test; architecture test_arch of test is signal int_rd_state: std_logic_vector(DATA_WIDTH*2-1 downto 0) := (others => '0'); signal int_rd_en_ind: integer; begin int_rd_en_ind <= 1; q <= int_rd_state(DATA_WIDTH*(int_rd_en_ind+1)-1 downto DATA_WIDTH*int_rd_en_ind); end test_arch; Никаких ошибок и варнингов (Precision Synthesis 2006a.112).

В чем жесткость заключается? XST относительно молодой синтезатор и то, что он генерит сложно проверить, развиваться он будет еще долго.

Можно воспользоваться другим синтезатором - Synplify/Leonardo/Precision, или ждать очередных обновлений.

1. Создаете файл *.xsvf/*.svf (в этом файле будут прописаны все инструкции, необходимые для программирования). Что представляют из себя эти файлы, читаете здесь: XAPP503 - SVF and XSVF File Formats for Xilinx Devices 2. Шьете этот файл согласно следующему документу: XAPP058 - Xilinx In-System Programming Using an Embedded Microcontroller

Для больших частот (до 600MHz) и сложной сигнальной обработки - Xilinx, в остальных случаях - разницы практически никакой и большей частью определяется удобством работы, стоимостью микросхем, наличием готовых платных/бесплатных ядер и т.д.

Гляньте на разъемы har-link фирмы Harting http://www.harkis.harting.com/EinstiegGB/ProdGB_link.htm

В самом простом случае добавляете к числу +0.5 и для положительных и для отрицательных чисел, и откидываете дробную часть.

Сейчас у меня ~32GMAC (18x18) на SX35, постарался и достиг, пока это только 50% (100% как известно достичь невозможно, но 70% можно). Стоит кристалл дороже TMS320C6455 процентов на 30, про потребление ничего не скажу, пока не знаю как померить, греется не сильно. Об этом вообще бессмысленно спорить, ширина полосы пропускания памяти в FPGA на порядки больше. Помимо GMAC'ов и пересылок в/из памяти еще много всего выполняется. При чем здесь жизнеспособность? "Ветвистые" алгоритмы DSP я никогда не стану перекладывать на FPGA, у работодателя не хватит денег на зарплату. Надеюсь в скором времени DSP переведут на 65n или 45n и баланс немного уравновесится.

600MHz достижима и даже не на последних кристаллах, а предыдущего поколения - Xilinx Virtex-4 (11 группа). Речь идет не о передачи из регистра в регистр, а арифметических операциях. Про быстродействие Virtex-5 я молчу, пока не проверю в железе. DSP немного отстали от FPGA по технологии и быстродействию, еще 3-4 года назад перевес был на стороне DSP. FPGA ужасающе быстрыми темпами завоевывает сектор всевозможных видов фильтрации, потребление пока не очень высокое, достаточно воздушного охлаждения, а цены действительно высокие. С трудоемкостью на 100% согласен. Связка FPGA/DSP/Intel X86 с различным процентным соотношением (для моих задач практически 33/33/33) до сегодняшнего момента времени остается самой оптимальной и универсальной для различного рода задач.

К сожалению не всегда FRM фильтры дают существенный выигрыш по количеству операций умножения. Эти фильтры эффективны, когда пульсации (ripples) в полосе пропускания и подавления примерно равны по абсолютной величине. Автору нужны пульсации 0.1dB в полосе пропускания и ~0.00014dB (для 96dB подавления) в полосе подавления. При синтезе FRM фильтра, пульсации в полосе пропускания получаются такими же низкими, как и в полосе подавления, что приводит к очень большому порядку этого фильтра. Кому интересно, можете попробовать синтезировать простой FRM фильтр с помощью программы написанной самим изобретателем в среде Matlab: FIR filter design using Frequency Response Masking Technique

Тогда фильтр, у которого половина коэффициентов равна 0, Вам не подойдет. Из Ваших условий не понятно о каких данных идет речь (действительные/комплексные), 30кГц - это вся полоса или половина, 29-30 - что это за цифры (дБ, %, кГц)?

Это не совсем верный подход. Надо делать полосу режекции немного дальше, чем Fs/2n. Нет ничего страшного в том, что часть шума завернется, во многих случаях важнее отсутствие корреляции шумов.

Если быть более точным, то для равенства нулю каждого второго коэффициента, необходимо чтобы эквивалентная шумовая полоса была равна половине частоты дискретизации. Таким же образом можно получить равенство нулю каждого третьего, четвертого и т.д. коэффициентов. Поясните, что Вы под этим подразумевали?

А платы у нас горели как правило при сбоях питания, может еще порекомендуете к этим блокам UPS'ы приобретать? Для эксперимента я подключал резистор прямо на клеммы блока питания, никаких реактивностей, идеальная нагрузка, все приборы заземлены между собой толстым медным проводом. Осциллограф ставил в ждущий режим, уровень - на 35В :07: После выключения - на выходе пачка импульсов (~10-20) с амплитудой до 40В, длительность слава богу одного импульса где-то 20нс, но платы с 2-5 танталовыми электролитами ~10мкФ горят :crying: Если на входе стоит хороший фильтр с индуктивностью, то плата как правило выживает. Если внимательно посмотрите на мою осциллограмму, то всплески возникают еще до того как напряжение начинает падать. У нас на работе этих блоков штук 10 и у всех плюс минус качество одно ... Тестеры у них тоже полное ... Подключаю один прецизионный резистор к разным приборам - разброс результатов +-2%. Они вообще калибруют приборы? Господа, будьте осторожны с продукцией Mastech.

Вот смотрите PRINT_09.BMP PRINT_08.ZIP В момент выключения, напряжение 10В, нагрузка 0.5А

В этом я с Вами полностью согласен. У меня на работе есть несколько Mastech HY3005D-3 (линейные) и за время эксплуатации выявился ряд существенных недостатков: 1) В момент включения питания на выходах может быть кратковременный всплеск напряжения, иногда многократно превосходящий выставленное напряжение (похоже китайцы делают трансформаторы с большой емкостной связью первичной и вторичной обмотки + отсутствует защита от перенапряжения). Не одну плату спалили этими блоками питания, особенно хорошо горят ЦАП'ы. Рекомендую автору проверить этот факт. 2) Потенциометры, используемые для регулировки напряжения и тока, со временем разбалтываются и выставить точные номиналы не представляется возможным, иногда напряжение само скачет в небольших пределах. 3) В некоторых блоках питания неплотно прилегают контакты LCD индикатора и часть сегментов не отображается. 4) Заявленные выходные максимальные токи не соответствуют действительности. При длительном включении на больших токах перегревается радиатор и иногда выходят из строя внутренние элементы. Внутри проводка сделана недостаточно толстыми проводами и при больших токах часть напряжения падает на этих проводах. Если есть возможность, сдайте это Г... обратно. P.S. У нас есть еще другой Китай - GoodWill Instek. C этим еще можно работать. Но лучше не рисковать и покупать оборудование проверенных фирм.

Зачем с аналогичной, берите готовое решение: XAPP635 - Interfacing Virtex-II FPGAs With Analog Devices TigerSHARC TS20x DSPs via LVDS Link Ports Не понимаю, куда пропал XAPP727: Virtex-4 Interface to an Analog Devices ADSP-TS20xx Link Port xapp727.pdf xapp727.zip В исходных кодах два варианта решения с SERDES и без, можно использовать практически с любыми кристаллами. Все проверено, до 500МГц работает без нареканий (если ПП позволяет), сейчас использую вариант без SERDES'ов на Virtex-4.

Было бы очень интересно, особенно если проект в Ansoft Designer.

Сначала делаете командный файл (назовем его "command_file") со следующим содержанием: -g StartUpClk:JtagClk Потом заходите в настройки: ISE X.X/Integrated Place and Route/Use -f <command file> Option with BitGen и указываете путь к файлу command_file

Я бы сказал, что не от частоты, а от напряжения. Мне очень понравились варикапы фирмы Toshiba. У них как раз и приведены зависимости Rs от V. На днях почитал немного литературы, проще всего использовать керамический резонатор (CR), если лень считать и оптимизировать генератор на микрополосках. Резонансная частота его берется чуть выше верхней границы диапазона. Слышал что у нас в стране их тоже делают, но никак не могу вспомнить кто.