andrew_b
Свой-
Постов
2 646 -
Зарегистрирован
-
Посещение
-
Победитель дней
3
andrew_b стал победителем дня 11 декабря 2022
andrew_b имел наиболее популярный контент!
Репутация
14 ХорошийИнформация о andrew_b
-
Звание
Гуру
Контакты
-
ICQ
Array
Информация
-
Город
Array
-
Странный вопрос. Тем более странно задавать его здесь, а не в поисковике. http://www.libpng.org/ Ещё более странное утверждение. Что значит не признаёт? Любой просмотрщик картинок умеет его показывать.
-
Во-первых, вы ошиблись подфорумом. Verilog не язык программирования. Вам сюда: https://electronix.ru/forum/forum/16-yazyki-proektirovaniya-na-plis-fpga/ Во-вторых, неужели вы думаете, что кто-то захочет разбирать вашу простыню кода, где нет ни единого комментария? Какие ошибки выдаёт синтезатор? http://citforum.ru/howto/smart-questions-ru.shtml
-
std_logic_unsigned к IEEE отношения не имеет, это проприетарный пакет, см. копирайты в нём. То, что он живёт в IEEE, так исторически сложилось.
-
Разобраться в TCL
andrew_b ответил Herz тема в Программирование
Вроде бы Cadence не выпускает софт под Windows. Поэтому ведение документации в форматах Necrosoft Office вызывает недоумение. Почему бы не использовать Open/LibreOffice и его родные форматы odt и ods? -
Мелкие вопросы по Vivado
andrew_b ответил Nick_K тема в Среды разработки - обсуждаем САПРы
Для отладки лучше вместе с DONT_TOUCH. -
А вы в курсе, что этого можно не делать? Makefile вообще лучше не трогать. Если он хорошо написан, то его поведение можно изменять извне. $ cat Makefile CC = gcc .PHONY: all all: @echo $(CC) $ make gcc $ make CC=gxx gxx
-
Вы так написали, что ничего не понятно. Что такое "синусоида числа"? Или имеется в виду "синусоида свойства"? А это что такое?
-
HS_CLK_P_io, HS_CLK_N_io, HS_CLK_P_i, HS_CLK_N_i Эти вот зачем в списке чувствительности? Они где-то в этом процессе хоть как-то участвуют?
-
:facepalm:
-
Это работает не так, как вы ожидаете. Судя по этим двум процессам, вы плохо понимаете, как работает список чувствительности. Если для синтеза это не так критично, то для симуляции весьма.
-
syntax error in protected region скорее всего говорит о том, что IP зашифровано, и у Квесты нет соответствующего ключа, чтобы его расшифровать.
-
Это же ModelSim (или QuestaSim)? Попробуйте set StdArithNoWarnings 1
-
Да похоже, что таки да. ТС читает по 32 бита. Поэтому надо к байту из уарта добавить три нулевых (ну или любых) байта. А это лишние накладные расходы при чтении. Лучше упаковывать по 4 байта. Я так понял.
-
Не совсем понятно, что именно вы хотите. Вам нужно укладывать 8-битные данные по 4 в 32-битные? Используйте ПЛИСовую память в асимметричном режиме: пишете по 8, читаете по 32. Только обратите внимание на порядок упаковки: у Xilinx она идёт слева направо. Ну и надо как-то обрабатывать количество данных, не кратное 4.
-
Не страдайте ерундой. FIFO и есть кольцевой буфер. И оно показывает, сколько в нём занято ячеек. Зная его глубину, получаете свободное место. Возьмите или IP-ядро двуклокового FIFO вашего вендора, или найдите код в интернете. На том же Гитхабе есть несколько VHDL-фреймворков, в которых есть FIFO.