makc

Добрый день, уважаемые участники, Если-ли у кого-нибудь описание протокола взаимодействия с сервером виртуального кабеля (PVC) для Pango и опыт работы по этому протоколу? На сколько я понимаю, они переизобрели протокол XVC (Xilinx Virtual Cable), судя по начальному запросу "getinfo:", это он и есть. Пример реализации можно посмотреть здесь - https://github.com/Xilinx/XilinxVirtualCable Мой демон XVCD, который успешно работает с Vivado, сумел зацепиться и начать работать с Logos2 на отладочной плате AXP100 в среде PDS 2023.2-SP1: Тестовый проект через этот кабель загрузился, работает. Но пока не оставляет ощущение, что как-то всё слишком гладко прошло для первого раза. 😉

Предлагайте.

Обсуждение проблем поддержки Verilog/VHDL выделено в отдельную тему

Там скорее другие проблемы (тормоза), т.к. в них есть деление на энергоэффективные (тормозные) и производительные ядра. И из-за недоработок планировщика ОС некоторые быстрые задачи оказываются вытеснены на тормозные ядра, они не тянут и начинает пинг-понг, который не идёт на пользу скорости работы. Для Vivado и т.п. задач это не проблема. Особенно под Linux. На работе разработчики под Windows тоже не замечают проблем с этими новыми процессорами на задачах компиляции проектов и т.п.

Переложил в /pub/FPGA/_PangoMicro_/Software/PDS_2023.2-sp1/Windows

А как там дела с латентностью? У моей беспроводной клавиатуры от MS она весьма заметна в сравнении с аналогичной, но подключаемой через USB.

Отличная новость. Есть какие-нибудь подводные камни на этом пути? PS: Добавил в /pub/FPGA/_PangoMicro_/Software/PDS_2023.2-sp1/license универсальное лекарство с описанием, которое лечит и PDS, и Synplify.

Есть, общался на прошлой Экспоэлектронике с ребятами из подмосковных Люберец и у них получалось довольно неплохо. Еще Совтест занимается реверсингом и у них тоже вроде есть, но это не точно.

Да и много. Пока никаких проблем с Winbond ни разу не было. Какие именно такты вы имеете в виду? На сколько я помню, у них там были различия в размере адреса (больше 24 бит), а в остальном они все близнецы-братья.

Нет, он этого не умеет. Там тупой конечный автомат конфигурирования, который пытается известной командой читать заголовок, ищет синхропоследовательность и далее начинает тянуть оттуда весь поток конфигурации.

Я шью через OpenOCD и никаких таких проблем нет. Проблем быть не должно, т.к. она соответствует требованиям хилых (UG470):

Подойдёт. Главное, чтобы прошивка влезла.

Установите тему GTK Adwaita и перед запуском Vitis выполните команду export GTK_THEME=Adwaita или добавьте её в скрипт запуска. У меня под Debian 12 это отлично работает с Vitis 19.2 Не насквозь, графика (Desktop Environment) под разными ОС разные и гуёвые тулкиты для виндов и линукса сильно отличаются. Отсюда и возникает часть проблем.

Риторический вопрос: какая ОС, какая версия?

Если есть эталонный незапаянный кристалл, то берёте в руки мультиметр и глядя на его назначение контактов аккуратно снимаете показания сопротивлений и падение на внутреннем диоде в режиме обратной прозвонки (красный щуп на земле, чёрным касаетесь контактов ПЛИС). Для начала смотрите контакты питаний, служебные пины и несколько контактов из каждого банка. Повторяете ту же процедуру, только ставите чёрный щуп на контакт питания, а красным касаетесь связанных с ним контактов ПЛИС. Записывате снятые показания. Далее тем же самым мультиметром проделываете ту же самую процедуру на исследуемой ПЛИС перед запайкой. Для всех остальных проверок вам нужна оснастка, обеспечивающая функциональное тестирование, которая стоит несравненно дороже партии ПЛИС с Али, т.к. одно только контактное устройство для неё стоит около 35 тысяч рублей или дороже (на том же Али).