alexunder 4 2 апреля, 2019 Опубликовано 2 апреля, 2019 · Жалоба 27 minutes ago, topor_topor said: Это не самое главное. Возможно. Я лишь указал на важный момент с точки зрения кампании тестирования, если таковая вообще предполагается у ТС. Ну, и потом, порой составление детального списка спек важно и для того, чтобы менеджер(ы) проекта не замахнулись на нечто "неподъемное". 27 minutes ago, topor_topor said: Ага, только все "тест паттерны им сразу дай" и отдебагай по месту.... Не всегда так. Я знаю одну фирмочку, где такое если и встречается, то нечасто. 27 minutes ago, topor_topor said: А хорошая документация это хорошо, только ещё минимум 50% к рабочему времени каждого дизайнера накинет.... Согласен. Еще хуже когда дизайнер двух слов связать не может и не в состоянии оформить мысль текстом и графикой. Именно поэтому даже в маленькой компании должен быть свой "Шекспир" - человек, занимающийся оформлением документации. Это может быть один из дизайнеров или кто-то из отдела тестирования, чтобы хотя бы 30-40% времени уделял документации. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
baumanets 13 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба Итак, раз тема получила продолжение скажу пару фраз об администрировании. Разворачивал и администрировал САПРы Cadence и Synopsys на мощностях ДЦ Миландра. Как у них выглядит кухня - знаю достаточно подробно. Получал за работу 125 грязными в месяц. Такие бабки просто так не платят. Система - только RHEL 5 или 6 версий. Никаких федор и центосов. Система контроля версий проектов Cliosoft SOS. Часть ДЦ сидела на SVN. Микрон и НИИМЭ тоже сидел на SVN. Если будете аналог делать, удобнее SOS. Если цифру - SVN. Если коды Verilog/VHDL - GIT. В обоих компаниях скрипты баша или сишелла настраивали на конкретные версии САПР. Причем у Миландра скрипт проекта все тулы конфигурировал, а на Микроне каждый тул выбирался из списка. Тулы качаются с официальных сайтов. Весят много ГБ. Запасайтесь жесткими на десятки терабайт. Крутится все на серверах с десятками гигабайт оперативы. Библиотеки PDK, DDK качаются с сайтов фабрик, с которыми заключены договора на изготовление чипов. Тоже забьют несколько десятков Гб. В России не под санкциями следующие фабы где заказывают наши ДЦ: TSMC Global foundries XFAB Tower Jazz Еще ядра процов продает ARM. Еще НАУТЕХ и IMEC IP-блоки продают/лицензируют. Плюс китайцы выручают типа SMIC если не ошибаюсь. В самих доках DK написаны используемые маршруты и набор тулов. Под них и выбирается набор САПР. Как ставить, обслуживать и конвертировать библиотеки (PDK) пишите мне. Чем смогу помогу. За вознаграждение естественно. Долой монополистов рынка. Даешь свободную конкуренцию!!! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
lexx 0 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба Такими темпами к концу 5й страницы уже готовый бизнес план выйдет и какой-нибудь умник из РОСНАНО под него пару млрд. получит. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Avex 1 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба На мой взгляд, для стартапа и двух человек хватит - очень опытные цифровик и аналоговик. Тулы продадут с 99% скидкой на первый запуск - если очень поплакаться. А запуск по какой нибудь древней технологии типа иксфабовской 180нм не так уж и дорог, можно из своих сбережений наскрести. Не так страшен черт .. был бы клиент :-) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Doka 4 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба 4 hours ago, Aleх said: А запуск по какой нибудь древней технологии типа иксфабовской 180нм не так уж и дорог меня удивило почему до сих пор никто не задал вопрос о техпроцессе - а ведь от этого зависит и стоимость софта (который для FinFET даже для стартапов может стоить как космос), и требования к опыту инженеров и даже вероятностное кол-во шаттлов... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Losik 1 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба 1 hour ago, Doka said: меня удивило почему до сих пор никто не задал вопрос о техпроцессе - а ведь от этого зависит и стоимость софта (который для FinFET даже для стартапов может стоить как космос), и требования к опыту инженеров и даже вероятностное кол-во шаттлов... Планируется к разработке несколько изделий, связанных с синтезом частот Преимущества делать такое на финфетах нет, только если нужен ip блок тактовой для высокочастотных ADC/DAC с большим цифровым DSP и памятью. Скорее всего нужен будет хороший cmos/SiGe bicmos процесс на 130-180nm с первым запуском в mpw. Примерная стоимость: за 40 чипов up to 25 sq mm 0.13 SiGe BiCMOS 80k$ 0.18 SiGe BiCMOS 40k$ (цены приблизительные) если хватит обычного logic, то будет на тысяч 5/10 дешевле или кол-во чипов больше в раза два больше, зависит от фаба. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
baumanets 13 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба 1 час назад, Losik сказал: 0.13 SiGe BiCMOS 80k$ 0.18 SiGe BiCMOS 40k$ Всё правильно. XFAB семейство техпроцессов 0.18. Есть ещё Микрон, с технологиями H8, F8. На XFAB ходят напрямую, либо через воронежский "Тезис". По ценам не забываем НДС 20%, на таможне при импорте. Хоть по ТНВЭД на кристаллы и сами микросхемы пошлин нет, а ввозной НДС есть. При экспорте готовых микросхем, если фирма на ОСНО, НДС можно вернуть, но что-то мне подсказывает, что заказчик их явно будет делать для внутреннего потребления. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Doka 4 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба 1 hour ago, Losik said: Преимущества делать такое на финфетах нет, только если Преимуществ нет, согласен Но обычно есть ТЗ/минпромторговский тендер, из которых прозрачно вытекает техпроцесс... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Doka 4 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба 12 hours ago, baumanets said: Разворачивал и администрировал САПРы Cadence и Synopsys на мощностях ДЦ Миландра. Как у них выглядит кухня - знаю достаточно подробно. Получал за работу 125 грязными в месяц. Такие бабки просто так не платят. Система - только RHEL 5 или 6 версий. Никаких федор и центосов. Система контроля версий проектов Cliosoft SOS. Часть ДЦ сидела на SVN. эх, сдали с потрохами бывшего работодателя.... ...видать зуб на них нешуточный. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leka 0 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба Да уж. А всего ~30 лет на все это хватало 1 инженера с зарплатой порядка 100 рублей. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
iosifk 3 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба В 01.04.2019 в 16:23, Reanimator++ сказал: Прошу помощи сообщества, поручили проработать вопрос необходимых ресурсов для организации малого дизайн-центра. Еще добавлю. Если есть серия, то понадобится человек для техподдержки. И кто-то для закупки комплектации. И если есть требования по ISO9001, то возможно понадобится человек для создания и сопровождения документации... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leka 0 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба Мелких фабрик для собственных нужд предприятий в РФ уже нет? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yes 7 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба если пошли конкретные/вредные советы, то обратите внимание на GF RFSOI - весьма бюджетная технология, если до 5ГГц, то 130нм https://www.globalfoundries.com/technologies/rf-soi-and-sige-technologies/rf-soi-technologies по поводу корпуса чипа - если аналоговый, да на частотах, то корпус очень важен. обязательно симулировать с системой. очень просто можно провалить, если оутсорсеры не в теме по поводу SVN - ну оочень тормозная, если предполагать, что проект будет расти (и содержать не только текстовых сорсов), то лучше сразу брать правильную (я думаю, все знают, что это за система :) ------------------- ну и учитывая отечественную специфику - берите (планируйте) минимальные лицензии на последние полгода, а начать можно и так :). >RHEL 5 или 6 версий. Никаких федор и центосов это, конечно, от лени :) но с учетом стоимости всего проекта, купить RHEL можно в рамках расхода на зубочистки (под тот комп, на котором лицензия :))). так же и с серваками - можно иметь большой/хороший и на нем создавать виртуалки для отдельных пользователей, это удобнее, но дороже, либо каких-нибудь бюджетных супермикро купить, и на памяти не экономить Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Reanimatorr 1 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба Большое спасибо topor_topor за оценку, отрезвляет. и baumanets за техническую информацию! Тем не менее, я думаю что состав более 3-5 человек именно микросхемщиков для нас избыточен. Частоты для начала не более 200 МГц. Гигагерцовые идеи/планы тоже имеются, но на это замахиваться надо сначала что попроще сделать хотя бы раз до конца. Техпроцесс полагаю BiCMOS 0.18 мкм. Цифровой емкости логической большой нету, аналоговая часть замороченная. Если можно дайте подробнее информацию о ПО, можно в ЛС, с учетом нашей специфики, что смотреть, на что мануалы начинать изучать. Пока нет понятия даже о составе ПО. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
baumanets 13 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба 19 минут назад, Reanimator++ сказал: Пока нет понятия даже о составе ПО. https://www.cadence.com/content/cadence-www/global/en_US/home/tools/custom-ic-analog-rf-design.html Regional Offices Moscow Representative Office of Cadence Design System Business Services LLC. B Ordynka Str 44 Building 4 Moscow, 119017 Russia Phone: 7.495.980.8260 / 7.495.980.8262 Fax: 7.495.980.8261 / 7.495.980.8263 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться