krux

мять-колотить. для пафоса вам нужны небольшие отдельные 2" дисплейчики с дохренилион пикселей

https://inst.eecs.berkeley.edu/~cs152/sp21/ гуглите рядом, там всё есть. смотрите предыдущие года, spring, fall, соседние курсы. можно многому нахвататься нахаляву или вы даже в google не умеете?

1) от чего питаете всю установку? провода? ИИП? АКБ? если коротко, то подозрение на то что помеха из step-up лезет наружу через провода питания. в этом случае EMI-фильтр по входу спасёт. 2) м/с step-up контроллера сама по себе, без наличия ключей в схеме - шумит? 3) может вариант со входом синхронизации step-up? чтобы он каждый раз свой RC не пытался разгонять с переменным успехом? да и шум от генератора этой конкретной м/с пропадёт

готовый гуй на готовом линуксе требует процессора. а это ценник. вы хотите укладиываться в бюджет? или вы осваиваете необъятные объемы халявного финансирования?

пиеселей больше, объем данных на экране больше, размер фонового изображения, являющегося куском самой программы больше. эдак можно и FullHD моник прицепить, а потом плакаться что места в памяти микроконтроллера не хватает. по знакогенератору тоже разная постановка задачи может быть. для жки это жестро вбитые пиксельные шрифты, а для tft может уже и truetype надо с растр превращать

рисуете линию-стрелку по тем же координатам, но цветами из фонового изображения. оно же у вас все покоординатно есть на видео - не жки

https://ru.wikipedia.org/wiki/Алгоритм_Брезенхэма а про символ повернуть - такое на малопиксельных жки не делают чтобы не ухудшать читаемость. кто вас такое просит сделать?

Table 2-10: Three-Input ALUMODE Operations DSP Operation: Z + X + Y + CIN и действительно, документация такое описывает. вот только есть момент, что вход PCIN должен быть выходом соседнего блока, иначе PnR не пройдёт.

как у PCIN может быть разрядность в 48 бит я ума не приложу. надо будет попробовать собрать. ultrascale+ говорите?

я бы попробовал запихнуть в первый такт s1 <= X[0]*Y[0] + X[1]*Y[1] s2 <= X[2]*Y[2] + X[3]*Y[3] s3 <= X[4]*Y[4] + X[5]*Y[5] s4 <= X[6]*Y[6] + X[7]*Y[7] во второй такт sum <= s1+s2+s3+s4 первый такт полностью уложится на внутренние умножители, сумматоры и регистры DSP второй такт ляжет на LUT+FF

https://www.xilinx.com/support/documentation/user_guides/ug479_7Series_DSP48E1.pdf вариантов имплементации умножителя-сумматора в DSP-блок два - когда он упаковывает A[24:0]*B[17:0]+C[47:0] (там возможна вставка промежуточных регистров после умножителя и/или после сумматора), либо когда он упаковывает A[24:0]*B[17:0]+PCIN[0:0] посмотрите на размерность входов DSP на вашей последней стадии сложения. предыдущие результаты имеют разрядность 48 бит и 48 бит. а 48-разрядный вход у DSP-блока только один нужно повнимательнее посмотреть на расширение разрядности при ваших данных, возможно обрезать старшие биты, в соучае если на ваших данных они никогда не будут использованы

вопрос такой TLS v1.3 там есть? это для тех приложений котрые нативно только через WinInet работать умеют. интернет на серверах потихоньку переходит на него (полгода как началось), запрещая все остальные вариации v1.1 , v1.2, где-то вообще все.

у DSP блока вход PCIN (бит переноса старшего разряда) однобитный в вашем видении там 2 бита должно быть

врзьмем умножение на DC сигнал. усиление. в теории оно линейным бывает? а на практике?

а номиналы резисторов и конденсаторов откуда, из пальца высасывать?

зашел человек. и две недели не выходит. как решать что случилось и как реагировать в автоматическом режиме? ответьте на этот вопрос, и задача из вашего вопроса сразу трансформируется в две ветки: этот вопрос вообще решать не надо, и надо детектировать совсем другие процессы.

имхо брать асинхронную двухпортовку и портом А пытаться подключать её к ногам плис напрямую. в качестве тактовой надо смотреть какой из сигналов CE_b WR_b/RD брать в зависимости от конкретной реализации асинхронной шины в MCU констрейнтами задавливать варианты, что тактирование может быть с "черезжопным" duty cycle. в случае успешного запуска прибивать RLOC-ами насмерть чтоб не шевелилось чтение со стороны проца только по прерыванию, или когда оно там само захочет?

некорретно сформулированное условие задачи. подскажу. может быть, суммируете два сигнала? определенной частоты? определенной формы? например два прямоугольных сигнала с частотами 7 и 11? или два видеосигнала зачем-то стробируемые с частотой 7 и 11 кГц? на чем суммируете? теоретически, или на определенном реальном элементе, имеющим существенные нелинейные характеристики?

wire так и останется в железе wire reg в зависимости от его применения может в железе превратиться в wire, в кусок логической цепочки, или в выход триггера

старлинковская фар сделана на полосках и коммутаторах. видимо товарищу Маску тоже ничего лучше не посоветовали.

вот же глупость. собака лает - караван идет. как производились базёвки NSN у Миклера на заводе в новосибе, так и будут там производиться. а 5Г в эрэфии не будет, потому что военщина запретила частоты. ждите 6Г.

это как го$но от безысходности жрать. спасибо, я откажусь.

flex10k от взпп это крохи по сравнению с со всем остальным не glue-logic что есть на рынке

закночится скоро эта околовоенщина. не всмысле военные исчезнут, а всмысле канал продаж будет перекрыт. максимум что будет - это китайский клон virtex-4 xc4vlx40 в rad-hard исполнении.

behavioral HDL after years of synthesizable RTL is somewhat... unquestionably ez