Flood

Последовательность устройств в цепочке принципиально ни на что влиять не должна.

Вот полезная библиотека для работы с SVF/XSVF: http://www.clifford.at/libxsvf/ У Xilinx дополнительно к xapp058 есть xapp503 с описанием форматов.

Возможно, Вы путаете оцифровку сигнала и цифровую обработку (оцифрованного) сигнала. Первое делается на АЦП, второе может быть реализовано в том числе и на GPU (смотря что за обработка, наверное).

Если ПЛИС загружается слишком долго, BIOS может не успеть проинициализировать устройство и отключить слот. http://www.xilinx.com/support/answers/34800.htm

Т.к. это JTAG-флешка, то для решения задачи ее JTAG-порт должен быть куда-то подключен. Удобнее всего было бы подключить этот порт к GPIO процессора и использовать xsvf player для программирования.

Подниму тему.

Насчет кешей не подскажу, т.к. использую только AXI-вариант процессора, там основная шина подключается через кэш (порты IC, DC) и все понятно само собой. Загрузку программы во внешнюю память должен делать бутлоадер, стартующий из внутренней памяти (BRAM).

Возможно, п.3. был лишним. Чтобы он был нужен, можно создать процессор без контроллера памяти в п.1. Но лучше просто выбросить шаг 3. Разночтения возникают только из-за использования разных туториалов.

Есть два пути, первый - попытаться изменить версии IP-ядер в проекте и открыть его в новом ISE/XPS. Возможны осложнения, но 8.00 не такое уж старое ядро. Второй, более правильный - создать проект с нуля и следовать подсказкам мастеров. У MPMC (MIG) свой большой мастер, где самое скучное - задание распиновки (для Sparten-6 это проще). Таким образом можно самостоятельно воссоздать тестовый проект. Кроме того, можно создать не PLB-проект с MPMC, а AXI-проект с AXI-контроллером памяти, он вроде поддерживается для S6.

Ну вот, опять мы все в Матрице... :)

Остаюсь при собственном мнении - сначала менять источник 1,2В, потом заниматься всем остальным. Возможно я и не прав, но сам пошел бы именно этим путем.

Резисторы на JTAG, наверное, не нужны. Но и сильно мешать не должны. Если на прошлой странице была осциллограмма 1,2В - то это жуть, а не питание. Там не видно, конечно, сколько вольт и секунд в делении, но все равно выглядит неприятно.

Для начала нужно починить 1,2В. Для уверенности - сделать на линейнике и проверить осциллограмму. И только потом копать дальше.

В меню пункт Cable Setup. Еще попробуйте убрать с Done светодиод, или увеличить его резистор раз в 10-20.

Первым делом стоит посмотреть на форму питания 1,2В. Или просто заменить источник на линейный, выставить его строго на 1,2В. От 0,75В спартан 3 не должен завестись, это напряжение должно удерживать его в ресете (POR). А раз при 0,75В он работает, то либо питание неисправно, либо кристалл чудной. Я бы начал проверку с первого. Возможны самые разные варианты того, что кристалл "не прошивается". Не виден по JTAG - это уже вносит ясность.

Всегда имеет смысл закладываться на макс. время, указанное в спецификации. Может быть, сейчас в реальности 250 мкс, а через 1000 стираний станет 550 мкс. Зачем пытаться обмануть даташит?

Каким образом выходное напряжение зависит от входного (общего)? Это что ж за стабилизатор стоит? И что значит не шьется? Не виден по JTAG?

Кому монстрика? :) Есть также и штучные б/у EP1SGX40GF1020 (1-2шт).

Появилась информация по киту: http://www.xilinx.com/AC701 Цены пока нет.

Это был сарказм? :)

Проще всего, наверное, в СЦ, у которых есть приборы на разбор. Что-то такое и ищу.

Во, опять обновка :)

Естественно, это ASIC тектроникса, изготовленный National. Это ж тектроникс, они психи - все на ASIC :) Вот фото от более новой модели, TDS2024C (eevblog.com) :

JTAG-адаптер HW-USB-G Xilinx Platform cable USB DLC9G 5200р. / шт., 2 шт. - 9900р.

Я не большой специалист в данном вопросе, но по моему мнению, в данной постановке задача неподъемная. У вас имеется некая процессорная система с сетевыми картами и почти наверняка linux-системой, с навороченным над нею программным пакетным обработчиком. Теперь вы хотите заменить могучий процессор на дохлую FPGA, заставить ее работать с сетевыми картами по PCIe и аппаратно что-то там делать с пакетами. Насколько я понимаю данную область, это практически нереально. Придется аппаратно реализовать драйвер сетевой карты, TCP/IP и прочие прелести. Что касается простого пассивного подслушивания 100Мбит портов, это можно сделать на FPGA, но врезаться нужно не в PCIe шину, а в Ethernet. Сложность окажется намного меньшей. Однако, и для этой задачи FPGA - не самое лучшее решение. Вражеская промышленность предлагает море готовых решений в виде специализированных многоядерных сетевых процессоров, оснащенных большим количеством MAC-интерфейсов, а зачастую - и совсем уж специальных сетевых акселераторов. Все это сдобрено готовыми программными стеками под linux, включая базу для построения DPI-систем, при этом обеспечивается как прозрачность, так и низкие значения задержек. Все это работает с портами до 10Гбит на line-speed. Все что нужно - перейти с процессора общего назначения на сетевой и перенести софт под такой же linux, но усиленный аппаратными ускорителями (под которые уже есть готовые драйверы). В зависимости от тяжести задачи можно применять как универсальные сетевые процессоры (много жрут, могут все), например: Broadcom XLR/XLP, Cavium Octeon, Freescale QorlQ, или же пакетные процессоры (очень много портов, ограниченные возможности обработки) EZchip, Marvell Xelerated, и др. Есть готовые платы (обычно ATCA), например, от Radisys, снаружи - набор Ethernet-портов (обычно 1Гбит, 10Гбит), внутри - пара XLR или Octeon'ов + управляющая система на PowerPC.