rloc
-
Постов
3 154 -
Зарегистрирован
-
Победитель дней
12
Сообщения, опубликованные rloc
-
-
2 часа назад, makc сказал:
Есть какие-нибудь варианты заставить работать Gowin Analyzer Oscilloscope с нестандартными кабелями?
Могу только предположить, что плата собрана на совместимом с FTDI контроллере и поэтому:
ЦитатаThe programmer application installed with the IDE may not work very well with our board.
https://wiki.sipeed.com/hardware/en/tang/Tang-Nano-Doc/install-the-ide.html#Programmer-application
2 часа назад, makc сказал:Digilent USB Device
Этот кабель (FT232H) определяется в Gowin.
-
1 час назад, Vitaly_K сказал:
Элвис разработал свой DDS, 1508ПЛ8Т, и он теперь в продаже. По их словам, он во многом превосходит зарубежные аналоги.
Микросхеме лет 7. Хороша для квадратурной модуляции, живьем наблюдал подавление зеркального канала и гетеродина лучше 60дБ. По потреблению ядра DDS думаю никто не подскажет. А зачем? Разрядность ЦАП 10бит
-
29 минут назад, Vitaly_K сказал:
Если NCO отключен, то остаётся только ЦАП, и на него приходятся эти 0,23W.
Аналоговая часть остается в активном состоянии во всех случаях, приведенных в таблице. Дело в том, что указанная микросхема представляет из себя ЦАП + встроенный DDS + набор интерполирующих фильтров. 0.23Вт - это потребление именно цифровой части DDS. Если интересно, то из этой таблицы видно, что потребление аналоговой части ЦАП составляет около 1Вт, цифровой части фильтра FIR85 (возможно вместе с интерфейсом JESD204) - 1.35Вт.
24 минуты назад, Vitaly_K сказал:Тогда кто ж лучше вас может знать о потреблении LUT?
Поэтому и пишу подробно о составе модуля DDS. Как можете видеть, потребление достаточно низкое и таблица LUT скромного размера, а основное потребление приходится на аппроксимацию по ряду Тейлора в виде 2-х умножителей, но опять же оно небольшое (0.23Вт), особенно на фоне интерполирующих фильтров.
-
16 часов назад, Vitaly_K сказал:
DAC типа AD8739A с такими же характеристиками (тактовой частотой и разрядностью) потребляет 0,96W. Вычтя его потребление из общего потребления DDS, получим 1,24W на оставшуюся часть, куда входит и LUT. Фактически это довольно близко к потреблению LUT, поскольку потребление других компонентов пренебрежимо мало, как Вы это показали на примере AD9838. Получается, что LUT не такое уж простое устройство. Её потребление составляет не менее 50% общего потребления DDS, и её исключение в упрощённом варианте DDS довольно-таки эффективно.
Виталий, возьмите для сравнения более современный AD9162-64. Табл. 3 стр. 7 из даташита:
Где потребление DDS (=NCO) составляет около 0.23Вт на фоне общего потребления ~2.5Вт. Учитывая генерацию DDS на частоте 5ГГц, количество одновременно работающих ядер должно быть около 8-16 шт, в зависимости от технологии CMOS.
Из своего опыта реализации DDS на FPGA, ресурсы на одно ядро, при динамике ~120дБ по спурам, составляют: одна таблица LUT 512x32 и два умножителя 18x18 (по основным ресурсам).
16.04.2022 в 23:23, тау сказал:где взять такой ЦАП, с отсутствующим сигналом синхронизации Clock ?
Думаю, можно отдельно взять ЦАП и RS-триггер, и потом просуммировать. Выход RS-триггера просуммировать с выходом ЦАП. Для простоты рассмотрения.
-
1 час назад, makc сказал:
виртуальной картой Visa от Qiwi
Насколько я понимаю, блокировка идет по БИНу карты (первые пять цифр), а он у всех карт банка одной платежной системы одинаковый.
-
2 часа назад, Alt.F4 сказал:
транзистор закрывается быстро в таком включении с общей базой, в отличии от включения с общим эмиттером
Не вижу общей базы, все выводы плавают. Но дело даже не в этом, насытить биполярный транзистор можно в любом включении и схема выше не исключение. С LTspice слабо знаком, не знаю насколько корректно он умеет симулировать задержку при насыщении, если она вообще фигурирует в модели транзистора.
Вы бы написали, зачем нужны сложности с дискретными элементами?
-
05.02.2022 в 12:38, Alt.F4 сказал:
можно использовать биполярный транзистор (например DTC123YT со встроенными резисторами), т.к. в таком включении не будет задержек на закрытие транзистора, связанных со временем рассасывания неосновных носителей
Процесс рассасывания неизбежен после насыщения, даже при закорачивании базы.
-
Примерно так:
По материалам, аппноута AN1639
ФД с делением, но и частота, по которой калибровка, тоже делится и в относительных единицах ФШ должен иметь одинаковое смещение. Прошу еще раз проверить.
-
16.01.2022 в 17:09, 3apw сказал:
Так как мое благосостояние, к сожалению, не позволяет иметь дома R&S FSWP
Можно оценить ФШ по шуму на выходе ФД в рабочей схеме с CPLD. Подключить выход ФД на вход AD797, без разрыва петли, в прямом включении с ООС на 30/40/50 дБ и далее на вход любой звуковой карты. Калибровку по уровню можно сделать путем добавления к уровню несущей (25МГц) вспомогательной частоты с отстройкой на (1-20)кГц и с уровнем на 60дБ ниже уровня несущей.
-
14.01.2022 в 09:47, 3apw сказал:
сделать 25 МГц VXO (перестраиваемый кварцевый генератор) вне CPLD и за счет этого можно будет улучшить ФШ тактового генератора
И по возможности выкинуть CPLD, не забывая про питание:
-
3 часа назад, 3apw сказал:
В CPLD выполнен кварцевый генератор на 25 МГц, делитель на 5 кварцевого генератора, делитель на 2 опорного сигнала 10 МГц, фазовый детектор.
Ошибка кроется на системном уровне. Для умножения без потерь, шумы ГУН должны быть лучше шумов умноженной опоры 10МГц за пределами ПИ-фильтра. А ГУН на CPLD, пусть и с кварцевым резонатором, сделать малошумящим не получится, как по причине высоких собственных шумов, так и избыточного набега фазы из-за большой задержки.
-
17.12.2021 в 16:56, Garik сказал:
AD9162 разная задержка данных
Признаюсь не работал с этим ЦАП. Можете сказать в каком режиме работаете с JESD? Подкласс 0/1? Используете SYSREF с привязкой к тактовой частоте ЦАП?
-
Грустно смотреть на Charles Tumbaga, можно заменить на общую фотографию разработчиков?
-
Давно применяем в L-диапазоне Type-N на мощностях 4кВт, правда импульсных, средняя 80Вт. Разъемы холодные с любым диэлектриком.
-
2 часа назад, lockdok сказал:
Можете продублировать через скриншот или сохранение страницы? Нет доступа после регистрации.
-
44 минуты назад, RobFPGA сказал:
к обычными DIFF_HSDL буферам не прилагается схема восстановления RX клока (CDR) из потока данных
Как я понял, автор пытается засинхронизировать приемник и передатчик одним клоком. Тогда зачем восстанавливать клок, если его можно передавать со стороны передатчика/приемника напрямую на высокой частоте, а не пытаться умножать на PLL из низкой частоты?
-
3 часа назад, Hexa сказал:
скорость на которой я работаю 1.2 Gbps
Это скорость обычных DIFF_HSDL буферов, к чему GTX?
-
3 часа назад, Chenakin сказал:
Не проще использовать OCXO на фиксированную частоту (или гармоники)? А нужен ли здесь перестраиваемый сигнал?
На вход АЦП нужно подать перестраиваемую частоту, проверить по 5-6 точкам, а в режиме измерения IMD - две частоты с небольшим разносом, дельта = (1-1000) кГц, уже сложнее собрать коллекцию кварцевых генераторов. Кратко резюмируя, генератор с низкими шумами в диапазоне до 2ГГц нужен как хлеб и вода. Александр, попробуйте найти на рынке лабораторный генератор с -170дБн/Гц@100МГц.
3 часа назад, Chenakin сказал:Phase Noise at 10 GHz
Linkedin заблокирован у нас Роскомнадзором ) Уж не знаю чем он помешал, чтобы зарубежные компании не утаскивали ведущих российских специалистов )
-
2 минуты назад, blackfin сказал:
А что это за АЦП с 170/6 = 28 разрядами на 100 МГц ?
Расчет простой, допустим есть АЦП с СПМШ около -160дБн/Гц при подаче синуса, близкого к полной шкале. А такие АЦП есть, -157дБн/Гц точно. Для того, чтобы опорные генераторы не повлияли на результат измерения, они должны на 20дБ быть ниже по шумам, относительно собственного шума АЦП. Да, есть способы вычитания шумов опорных генераторов, но сама методика более сложная и вызывает много спорных вопросов при анализе результата. Если есть возможность сразу "в лоб" измерить, такой путь предпочтителен.
-
16 минут назад, Plain сказал:
буферный триггер
Про него и речь, он шумит.
22 минуты назад, blackfin сказал:HMC988 ?
Принимается, зачетный делитель, пусть и до 32 коэффициент деления. И на 2ГГц пишут -164дБн/Гц, фантастика. Подумываю, не слишком ли скромно -170дБн/Гц, может поднять до -175дБн/Гц? ) Вот уж действительно рекомендован для тестирования АЦП.
-
16 минут назад, Plain сказал:
А что мешает делать синхронный счётчик?
Такие есть на СВЧ и не мало, предполагаю проблема в оконечном триггере.
Еще такой вопрос: кто применял LTC6953? Достаточно близко к -170дБн/Гц, потребление 2Вт, но что делать.
-
5 минут назад, Plain сказал:
А что шумит в триггере?
Высокое сопротивление (низкий ток потребления). Т.е. в первую очередь тепловые шумы, про дальние отстройки.
-
5 часов назад, Chenakin сказал:
Вопрос по ФШ делителей (как улучшить)
Со своей стороны кину клич (вопрос ко всем), что можно придумать для малошумящего деления частоты с 2ГГц и ниже? Коэффициенты деления 2, 4, 8 ..., чтобы расширить диапазон вниз до единиц кГц. Для тестирования современных АЦП не хватает -170дБн/Гц по ФШ/АШ на 100МГц чтобы достоверно оценить SNR. Известный нам регенеративный делитель пока отложим на полочку, полоса узкая. Параллельное включение нескольких делителей принимается, но с пометкой сложности синхронизации. Какие еще можно предложить варианты?
-
Коллеги, у кого есть доступ или верифицированный корпоративный аккаунт, помогите с моделями IBIS и IBIS-AMS на всю серию Ultrascale+. Надеюсь там должны быть модели на новые Artix US+, включая S4P модели корпусов. В крайнем случае подойдут от Kintex US+ или Zynq US+, чтобы от чего-то отталкиваться. Хочу исследовать характеристики GTH и GTY трансиверов и влияние корпусов.
В моем случае, при отправке запроса на доступ к моделям сначала приходит письмо с просьбой ожидания решения до 2 рабочих дней, а потом:
ЦитатаWe appreciate your interest in UltraScale+ SelectIO IBIS Models Lounge. At this time, your application has not been accepted. Access requests may be denied for the following reasons:- Incomplete or inaccurate information. Please use your corporate e-mail and physical address information.
- You did not meet the acceptance criteria established for this secure site.
- Failure to comply with US Export Regulations. See AR #44043
Но при этом на загрузку последних Vivado/Vitis ограничений нет.
Gowin Analyzer Oscilloscope + Tang Nano 9K
в Работаем с ПЛИС, области применения, выбор
Опубликовано · Пожаловаться
Отпишитесь, если получится.