Перейти к содержанию
    

makc

Администратор
  • Постов

    8 007
  • Зарегистрирован

  • Посещение

  • Победитель дней

    81

makc стал победителем дня 3 мая

makc имел наиболее популярный контент!

Репутация

193 Очень хороший

7 Подписчиков

Информация о makc

  • Звание
    Гуру
    Гуру
  • День рождения 26.11.1981

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

29 290 просмотров профиля
  1. Раздел вполне соответствует уровню и характеру вопроса. Устное предупреждение: исходники и логи (длинный текст) прикрепляйте к сообщениям в виде файлов (аттачей), а не вставляйте в текст без тега код и спойлеров. В противном случае вы получите предупреждение и посты будут удалены.
  2. У Logos2 в 324-м корпусе есть трансиверы и они работают. Или что вы имеете в виду?
  3. Обратите внимание на номинал резистора MGTRREF и его питание. Они отличаются от Xilinx. vs
  4. Нет, не совсем так. Трансиверы и их питание не полностью совпадают с Xilinx.
  5. Вы сравнивали токи потребления рабочих и сбоящих микросхем по каждому из номиналов?
  6. А что с питанием банка ВВ, через который идёт конфигурация? И нет ли у них каких-либо специальных пинов, типа CFGBVS, которые могут влиять на этот процесс?
  7. На выставке их и правда было заменено меньше, чем раньше. Но были и будут.
  8. Добрый день, уважаемые участники, Если-ли у кого-нибудь описание протокола взаимодействия с сервером виртуального кабеля (PVC) для Pango и опыт работы по этому протоколу? На сколько я понимаю, они переизобрели протокол XVC (Xilinx Virtual Cable), судя по начальному запросу "getinfo:", это он и есть. Пример реализации можно посмотреть здесь - https://github.com/Xilinx/XilinxVirtualCable Мой демон XVCD, который успешно работает с Vivado, сумел зацепиться и начать работать с Logos2 на отладочной плате AXP100 в среде PDS 2023.2-SP1: Тестовый проект через этот кабель загрузился, работает. Но пока не оставляет ощущение, что как-то всё слишком гладко прошло для первого раза. 😉
  9. Обсуждение проблем поддержки Verilog/VHDL выделено в отдельную тему
  10. Там скорее другие проблемы (тормоза), т.к. в них есть деление на энергоэффективные (тормозные) и производительные ядра. И из-за недоработок планировщика ОС некоторые быстрые задачи оказываются вытеснены на тормозные ядра, они не тянут и начинает пинг-понг, который не идёт на пользу скорости работы. Для Vivado и т.п. задач это не проблема. Особенно под Linux. На работе разработчики под Windows тоже не замечают проблем с этими новыми процессорами на задачах компиляции проектов и т.п.
  11. Переложил в /pub/FPGA/_PangoMicro_/Software/PDS_2023.2-sp1/Windows
  12. А как там дела с латентностью? У моей беспроводной клавиатуры от MS она весьма заметна в сравнении с аналогичной, но подключаемой через USB.
×
×
  • Создать...