sonycman

Благодарю, буду считать, что одного такта хватит для входа/выхода драйвера в/из высокоимпедансного состояния.

Ну если конкретно по лэттис никто не подскажет, как с этим дело у других подобных плисок? К примеру, у ксайлинкс для спартан-6 в iob switching characteristics указывается задержка для T пина выходного пада, которая практически равна задержке для O пина. То есть, как я понимаю, если у меня clock-to-output на паде получился 5 наносекунд, то я могу рассчитывать, что этот пад перейдет в tristate состояние за приблизительно те же 5 нс?

Приветствую! Что-то не нашел в даташите тайминги на включение/выключение пина на выход через tristate. Как быстро это происходит, сколько наносекунд занимает? Чтобы не допустить коллизии на шине.

Частота модуляции - 38 кГц, это я первым делом проверил, открыв пульт. Питание стандартное - 3.3 вольта. Тут вообще китайцы молодцы - использовали простой компактный корпус с линзой сверху, тогда как в массе своей TSOPы выпускаются в крупных корпусах с боковым расположением линзы. Но вот качество тут чисто "китайское" получилось, статикой что-ли выбило выход приёмника...

Пока так и оставлю, но видели бы вы, как пришлось "ободрать" корпус, чтобы он вошёл в узкое цилиндрическое отверстие под "родной" ресивер! Да и линза у TSOP развёрнута вбок, а у родного смотрит наверх - чувствительность может быть снижена, хотя в пределах комнаты вроде нормально пока. Ого, спасибо, хоть что-то нашлось!

Один аппарат перестал реагировать на пульт ДУ, вышел из строя IR ресивер такого вида: Сделан в корпусе 5мм светодиода, только три пина. Заменил его на TSOP34838, цоколёвка совпадает, только корпус пришлось обтачивать, чтобы влез на его место. Обшарил весь инет - в таких корпусах промышленность эти ресиверы не выпускает. Чёртовы китайцы, какой-то хитрый заказной чип видимо... Может кто подскажет, где можно найти такие в продаже, всё таки нужен родной на замену. Буду очень признателен.

Ура, благодарю! На днях только выложили!

А вот этой книги до сих пор нигде не скачать: RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design

Статья с ошибками. Например: Это не так.

Простой проект на Zynq7007S, собирается и работает, но фиттер сыпет сотнями предупреждений вида: [Designutils 20-3303] unexpected site type 'IOPAD' in HDPYFinalizeIO В 2018.2 всё нормально. Радует, что починили SDK, теперь нормально работает без постоянных падений. Ещё поражает тормознутость и вообще какая-то монструозность вивады, не всегда срабатывают клики мышкой на панели I/O Ports, любит крашится раз-другой за день без каких-либо сообщений, и это при работе с простым проектом начального уровня! Неужели ей 16 гигабайт памяти и 8 ядерного процессора мало? Или просто немеряно индусского тормозного говнокода без какой-либо оптимизации? Ещё странный какой-то Constraints Wizard - упорно не даёт возможности создать необходимый Generated Clock, создал ручками через Edit Timings Constraints, после чего на вкладке Set Output Delays всё равно не даёт выбрать этот клок, как будто его и нету вовсе. Понравился встроенный текстовый редактор с работающей в реальном времени проверкой синтаксиса, но вот Code Completion упорно не работает, хотя включен в настройках :(

Внешний вид, тормоза - это ещё куда ни шло, но вот когда оно у вас откровенно глючить начнёт, падать и отваливаться - тогда самая веселуха начинается. Добро пожаловать в вивадо 2018.2 :(

SDK постоянно падает без всяких ошибок, работать невозможно. На форуме Xilinx тема с тремя страницами, решения так и нет :( Откатился на 2017.4 - проблемы нет.

Спасибо! То есть до 50 градусов кристалл не нагревается? Но там крупный чип, а на ArduZynq поменьше, и плата меньше - греться будет, вероятно, сильнее. Рука держит, как я понимаю, где-то до 65 градусов - дальше уже обжигает. И у меня на DE10-Nano Cyclone V SoC греется здорово - даже на холостом ходу, без прошивки кристалл очень теплый, а под линуксом палец уже не держит долго. Да, по поводу одноядерных цинков заметно по даташиту, что они не отличаются по статическому потреблению, кристаллы одинаковые с двухъядерными. Жаль. Вот и думаю - если запустить процессор на минимальной частоте, мегагерц 100-200, с небольшим использованием логики FPGA, может нагрев не превысит 50 градусов?

Ну кто-нибудь, скажите - как нагреваются маленькие цинки (7010 и меньшие)? На холостом ходу, без прошивки - тоже греются сильно? Думаю вот - в маленький непроветриваемый корпус можно установить ZYNQ-7007S без вентилятора, при условии незначительной нагрузки на процессор? Платка типа ArduZynq: PS: может, тему стоит перенести в раздел SoPC?

Приветствую. Интересует, есть ли разница по нагреву чипа между двухъядерными и одноядерными цинками? Корпус маленький, CLG225. Судя по даташиту разницы по потреблению тока нет, значит, чип будет такой же горячий, как сковородка, одно ядро ARM там или два - без разницы? Может, кому то доводилось сравнивать на практике?

ranges = <0x00000001 0x00020000 0xff220000 0x00000008>, <0x00000001 0x00030000 0xff230000 0x00000100>, <0x00000001 0x00001000 0xff201000 0x00000008>, <0x00000001 0x00005000 0xff205000 0x00000010>, <0x00000001 0x00004000 0xff204000 0x00000010>, <0x00000001 0x00003000 0xff203000 0x00000010>; <0x00000001 0x00010000 0xff210000 0x00000080>; Бросается в глаза точка с запятой в конце предпоследней строки. Наверное, надо исправить на запятую.

Думаю, что неправильно понимаете. Новые версии линукса, как правило, совместимы с софтом, написанным под старые версии. Тем более это должно относится к файлам Device Three. Это, в конце концов, простые текстовые описания, без указания версии ядра.

Мне удобнее всего ручками править .dts файл, добавляя в него нужную периферию. Несложный и хорошо читаемый синтаксис, к примеру: i2c_fpga: i2c_fpga@0x100000000 { compatible = "mycore,i2c-master-0.1"; reg = <0x00000001 0x00000000 0x00000010>; interrupt-parent = <&hps_0_arm_gic_0>; interrupts = <0 40 4>; clocks = <&clk_0>; speed-mode = <100000>; }; в отличие от нечитаемых .xml

Что касается включения мостов ПЛИС, у меня плата DE10-Nano, использую такой u-boot.script: echo Programming FPGA... fatload mmc 0:1 $fpgadata soc_system.rbf; fpga load 0 $fpgadata $filesize; run bridge_enable_handoff; echo Setting Env Variables... setenv fdtimage soc_system.dtb; setenv mmcroot /dev/mmcblk0p2; setenv mmcload 'mmc rescan;${mmcloadcmd} mmc 0:${mmcloadpart} ${loadaddr} ${bootimage};${mmcloadcmd} mmc 0:${mmcloadpart} ${fdtaddr} ${fdtimage};'; setenv mmcboot 'setenv bootargs console=ttyS0,115200 root=${mmcroot} rw rootfstype=ext4 rootwait; bootz ${loadaddr} - ${fdtaddr}'; echo Loading Kernel... #run mmcload; #run mmcboot; U-boot собирал по инструкции Embedded Linux Beginners Guide, раздел Configure and Compile U-Boot. По этому гайду собрал полностью подсистему линукс и работает она без проблем, по крайней мере для моих нужд на данный момент. Мосты активны, sys/class/fpga_bridge/br->state->enabled (ядро 4.1).

Просто возьмите файл .dtb с исправно загружающегося образа SD, для проверки.

Тогда смотрите, что изменилось. Под юбутом проверьте область памяти, откуда запускается ядро линукса - точно там лежит файл zImage, или нет? Используйте образ, который исправно грузится прелоадером на epcs. Прогоните тест памяти, могут быть сбои если неправильно настроены параметры в проекте.

Это когда совсем без SD карты? Значит, в EPCS лежат правильные образы ядра и т.п., а на SD карте у вас что-то не так.

Ну я так и понял, что вы занимаетесь ерундой. Без прелоадера ничего у вас нормально работать не будет.

А что у вас в настройках HPS в квартусе? Нужные пины GPIO настроены верно? Я же выше говорил уже про это: Затем генерируете прелоадер с настройками своей системы, и он проведет необходимую низкоуровневую настройку - pinmux, reset manager и т.п. Вы как свое приложение запускаете вообще?

Тогда надо разбираться, почему отсутствует нужная сигнатура в памяти по адресу загрузки образа ядра.