Flood

Спасибо, то что нужно! Правильно ли я понимаю, что и в самых современных анализаторах принцип не изменился - развертка в широком диапазоне и БПФ в достаточно узком? Не понятно только, почему анализаторы стоят как автомобиль? Ладно осциллограф - там все-таки АЦП с безумной частотой дискретизации (20-56 GS/s). А в анализаторах что? Широкополосные входные цепи?

Чайниковский вопрос - каким образом устроены спектроанализаторы? Например, прибор отображает полосу 20Гц - 20ГГц с довольно приличной скоростью обновления. Как это достигается? Постоянная перестройка, или возможны другие способы? И какой может быть типовая полоса одновременного приема?

По-моему, у Xilinx это просто исторически сложилось. Практически уверен, что явных преимуществ у такого зоопарка нет. Я уж молчу, что нужно иметь две лицензии. Еще возможно, что схемы делают в Xilinx, а платы им рисует контрактор Whizz Systems.

По-моему, разработку отечественных САПР можно только приветствовать. Однако представленная здесь программа - скорее узкоспециализированный калькулятор, чем САПР. С одной стороны, некорректны претензии электронщиков, требующих программу "как у больших зарубежных дядей". Хорошо, когда существуют программы в разных весовых категориях. А на вопрос, доверять ли расчетам от "легкого веса" каждый проектировщик решает для себя сам. С другой стороны, вполне ощутимая цена за калькулятор, умеющий делать ровно один тип расчета. На фоне отягощенных торрентами и кейгенами респектабельных программ от зарубежных дядей. По-моему, цена за программу одновременно отпугивающе высока для пользователя, с другой стороны - очень мала для разработчика. К тому же, каковы гарантии правильности расчетов? У известных вендоров это репутация, рота тестировщиков и тысячи клиентов. Если не секрет, сколько лицензий Вы продали за всю историю развития программы? Одну, две? Это ж не angry birds, который нужен миллионам. ИМХО, подобный софт приносит гораздо больше пользы, будучи выложеным на github под GPL и на английском языке. В качестве рекламы автора и его ядра для моделирования.

Продадут, если есть чем платить. Не понятно только, кто может быть клиентом подобных решений, кроме планирующих переход на ASIC с использованием того же ядра.

Плохо хотя бы тем, что его придется купить. Но если по каким-то причинам кровь из носу нужно показать GEN3 на бюджетном чипе - это выход. С технической точки зрения многолейновый аппаратный gen2 скорее всего будет выгодней со всех сторон.

Намного бюджетнее чипы с GEN2. Если возможно увеличить количество линий с x1 до x2-x4 и уйти на GEN2 выбор становится шире. Spartan 6, Artix 7. Вроде, у Lattice есть вообще какие-то копеечные решения. Еще вариант - Kintex 7 + софт-ядро GEN3 от PLDA или NW Logic.

Это клон USB-бластера, эмулирующий в том числе и FTDI. В какой-то версии драйверов FTDI начала бороться с подделками своих чипов, из-за чего поддельные FTDI перестали нормально работать. Напрямую к данному клону USB Blaster это не относится, но ситуация может быть схожей.

Ужос! Зато Интел продаст чуть больше больших серверных процессоров. Почему-то Xilinx все еще гораздо консервативнее в требованиях к памяти.

Есть действительно хорошие примеры таких программ? Я раньше использовал iverilog для проверки грубых ошибок без компиляции, но сейчас vivado ide худо-бедно пытается делать это при сохранении файла (портит иерархию при нарушении структуры модуля). Я как-то тул для автоформатирования кода искал под VHDL или verilog - не нашел ничего пристойного. Тогда как для C / JS / HTML и прочего - в каждом первом редакторе. А штука очень актуальная - учитывая количество вертикальных блоков, выравнивать их одной кнопкой было бы приятно.

Почему же? Задача инструмента - не тихо насмехаться над допустившим типовую опечатку пользователем, а по мере возможностей помогать ему не наделать широко распространенных ошибок. Синшые компиляторы давно уже ловят конструкции типа if( a = b ) { }, спасая тем самым миллионы рабочих часов программистов и тестировщиков. Современные IDE типа Visual Studio вообще в реальном времени выделяют ошибки в коде, причем не только синтаксические, но и более сложные, типа опечаток в именах различных объектов. Т.е. большинство опечаток исправляется непосредственно после создания, не нужно даже запускать компиляцию проекта. Сложность поиска ошибок и опечаток в верилоге - не признак элитарности, а следствие относительно узкой распространенности HDL-языков и соответствующего отставания юзер-френдли фишек в средствах разработки.

Красная коробочка продана. Черные (HW-USB-G DLC9G) еще есть.

Когда ждать подробностей? Партномер, мануал, поддержка мат. платами? Или это останется узконишевым продуктом под слоем NDA?

Еще есть одна красная коробочка - Platform Cable USB II DLC10 HW-USB-II-G. Вроде тоже новая, 10 т.р.

Отвечу сам себе: с появлением версии 2016.1 мануал на XDMA перестал быть секретным и лежит на сайте в общем доступе.

Веб-инсталлятор также работает через аккаунт, см.: http://www.xilinx.com/support/documentatio...all-license.pdf страница 27.

Уточнение, цена - экв. 100 евро. Т.е. 7500 на сегодня.

Есть парочка лишних "черных коробочек" HW-USB-G DLC9G. Оригиналы, не использованные. Полный комплект без коробки: стандартный 14-PIN JTAG шлейф и адаптер Flying wires. Работает и в iMPACT, и в Vivado. 8 т.р. за шт. Москва или пересылка по России. fpgas <соббак> mail.ru

Тут в первую очередь стоит попробовать оригинальный кабель.

Судя по тому что тема притихла, автору удалось решить проблему?

Если линия рабочая, на тестах разумной продолжительности абсолютное число ошибок всегда должно быть равно нулю. Показатель BER сильно зависит от времени и ориентироваться на него можно только при проведении серьезных длительных тестов. Я бы попробовал замкнуть KU на себя, таким образом исключив K7 из рассмотрения. Разрывы можно сделать в местах установки проходных емкостей. Можно попробовать два типа замыкания - сначала определенный MGT сам на себя, затем на соседний MGT. Если в обоих случаях ошибок не будет, повторить тест с замыканием на K7. Для проверки использовать IBERT. При этом возможна ситуация, что оба чипа будут нормально работать сами с собой, но при интерлинке проблемы останутся. В более простом случае удастся изолировать проблему в пределах одного из чипов.

Похоже на проблемы с питанием или трассировкой. Обычно ухудшение работы при появлении агрессивных источников помех типа DDR-памяти говорит о плохой трассировке или проблемах в развязке питаний. Тем не менее, возможно, что система работает на грани ошибок по каким-то другим причинам, и нормальное увеличение помех сдвигает ситуацию в сторону полной неработоспособности. Всякие важные мелочи типа резистора RCAL (его наличия и номинала) проверяли? Все питания MGT проверены? Попробуйте в IBERT собрать глаз на приеме на обоих концах (K7 и KU). И, если есть соответствующий осциллограф, сравнить реальный глаз с мнением IBERT-а. Также можно поиграть параметрами в IBERT, например, снизить или увеличить размах сигнала или величину предыскажений и посмотреть, как это отражается на ошибках и на глазковой диаграмме. Да, и еще - проходные конденсаторы на линиях данных есть?

Похоже на повторное сообщение об ошибке. (may be locked by another hw_server). Такое часто появляется, если продолжать долбить виваду после возникшей ранее ошибки с кабелем. Для очистки ситуации нужно перезагрузить машину (именно перезагрузить) и попробовать еще раз, при этом зафиксировав первое сообщение об ошибке. После перезагрузки сразу стартуйте вивадо, без предварительной проверки в iMPACT. Также нельзя одновременно держать открытым кабель в iMPACT и Vivado. Все эти кабели у Xilinx весьма капризные, особенно в Vivado. Если есть проблемы с кабелем или JTAG-цепочкой на плате - отлаживать в iMPACT и пробовать Vivado только когда все стало работать стабильно. Иначе очень трудно в чем-либо разобраться, отладка в Vivado затруднена максимально. В крайнем случае можно запустить hw_server вручную в отдельной консоли, но отлаживаться через iMPACT все равно лучше.

Маловероятно, что у некой связанной с государством структуры не было возможности добыть передаваемую на заводы топологию кристаллов.

Вроде, речь шла о том, что эти кристаллы совместимы с битстримами от ISE. Навряд ли это возможно для совершенно самостоятельной разработки.