Перейти к содержанию
    

rloc

Модератор
  • Постов

    3 197
  • Зарегистрирован

  • Победитель дней

    12

Сообщения, опубликованные rloc


  1. в региональных настройках стоит RU

    сделал контрольную перезагрузку, проверил - по прежнему RU, экспортировал из LP wizarda, импортировал в ЦБ - нормально, ничего не вываливается, декриптовать не пробовал.

     

    Тоже сегодня перевел региональные настройки сначала в US, потом обратно в RU и стало нормально экспортироваться/импортироваться.

    Теперь после декриптования строчка даты стала иметь такой вид:

    .DATE "Friday, September 03, 2010 6:14:13 PM"

    До этого в этом месте были крякозяблы :laughing:

  2. Сравните стоимости кристаллов на этих платах (по американским ценам):

    XC6SLX45T FGG484-3CES ~ 90$

    EP4CE115 FBGA780 ~ 320$

     

    Выводы делайте сами.

     

    P.S. На Spartan-6 можно легко запустить обработку на 300MHz.

    P.P.S. Материально оценивать надо не свои скромные ресурсы, а ресурсы работодателя.

  3. Как вам вот такое решение (как пример):

    1) 24->5V: THN 15-2411 (Traco Power)

    Плюсы: Traco заизолированный; это вроде как одно из самых компактных решений; Enpirion стоит дешево.

    Минусы: Traco всего 15 Вт дает, в таком корпусе 20-ваттный предложений в России мало. Да и ripple у него на выходе гигантский (до 100 мВ), тогда как 10 - сегодня уже норма.

    Без первичной понижалки зафигачить 4 штуки LTM4612.

    Раз уж вам развязка не нужна, вместо Traco 24->5 ставьте LTM8027 - 60V, 4A DC/DC μModule Regulator. Далее на цифровые питания можно поставить Enpirion, а на аналоговые - LDO типа LT1763.

  4. К сожалению пока живьем платы нет, кабель будет припаиваться к специальным дорожкам толщиной ~2мм на пасте. Были некоторые сложности с выравниванием длин.

  5. Фотку своей платы или спектрограмму сигнала при плохой ЭМС?

     

    По работе имею дело с высокоскоростными многоразрядными ЦАП/АЦП с clk до 2.5 ГГц. Часто проблемы возникают когда от одного источника тактов нужно запитать несколько ЦАП/АЦП, как ни крути, если вести по ПП, то линия тактов всегда будет пересекать какие-то другие линии (хуже если цифровые) и избежать проблем с ЭМС ой как сложно.

  6. Спасибо, думаю это как раз тот вариант про который здесь говорили

     

    Putnik, на будущее, не заводите клоки через ПЛИС, какими путями внутри кристалла этот сигнал не шел, в любом случае на него будет много чего наводиться. Просто душа болит видеть такое безобразие. Самому не всегда удается добиться нужной чистоты сигнала при запитки от отдельных PECL буферов и прокладки цепей на отдельном слое ПП, экранированном c двух сторон землей, а тут такое :crying: Иногда, добиваясь нужных параметров, приходится клоки тащить по печати отдельным жестким коаксиальным кабелем!

  7. Желательно эту тему подклеить к Питание ПЛИС

     

    - с 24В первичным преобразователем в промежуточный уровень, например, 5В, а с него уже идут вышеназванные POL.
    это правильный путь

    - все POL-модули работают с первичного уровня питания 24В.
    не правильно, КПД POL будет очень низким при большой разнице между входным и выходным напряжением

     

    3) Учитывая наличие на плате 14-битных АЦП, насколько необходимо на входы/выходы POL'ов довешивать доп. LC-фильтры.
    Если частота преобразования POL высокая (условно предположим >300КГц), то можно и фильтрами обойтись, если низкая - желательно последовательно с POL включить быстродействующий LDO с высоким PSRR.
  8. А я не знаю импульсной характеристики фильтра. Количество каскадов мне выдал матлаб. И дельта-функция в этом случае мне никак не поможет, это же не КИХ - там, да - все коэффициенты высвечиваются сразу. Но не в нашем случае с CIC. Спасибо!

    Вы глубоко заблуждаетесь, CIC фильтр эквивалентен N каскадам КИХ фильтров с прямоугольной импульсной характеристикой, соединенных последовательно (разница только в физической реализации). А суммарная импульсная характеристика фильтра определяется как свертка всех импульсных характеристик последовательно соединенных каскадов. Для примера, импульсная характеристика 2-х каскадов - равнобедренный треугольник, 3-х каскадов - параболический вид (сложно в уме прикинуть) и т.д.

  9. Для начала подайте на вход дельта-импульс (в данном случае импульс большой амплитуды и длительностью в один период поступления входных данных) и сравните на выходе с импульсной характеристикой фильтра.

  10. 28 июня 2010 Rohde & Schwarz вошла в новый сегмент рынка - рынок осциллографов.

    Судя по характеристикам, начало положено неплохое:

    R&S®RTO:

    High Performance with 1 and 2 GHz bandwidth

     

    * High measurement rate: up to 1 million waveforms/s

    * Excellent signal fidelity and integrity

    * Input channels: 2 or 4

    * Sampling rate: 10 Gsample/s

    * Memory depth: up to 400 Msample

    * High-performance probes

    R&S®RTM:

    Midrange with 500 MHz bandwidth

     

    * Numerous functions and high precision

    * Input channels: 2 or 4

    * Sampling rate: 5 Gsample/s

    * Memory depth: up to 8 Msample

    * High-performance probes

     

    Развитый интерфейс управления наводит на мысль, что осциллографы или уже давно выпускались на внутреннем рынке, или это очередная OEM продукция.

  11. Железо теперь шибко надёжно защищают, однако... А опыт и интуиция мне подсказывают, что сидят такие пароли в их железе, а не ХРюше! :(

    Интуиция Вас подводит. В железе ничего не сидит, но лицензия не FlexLM. Вообще тенденция такова - чем дороже железо, тем слабее защита, особенно это касается Agilent.

  12. Имеется FLS6. Очень сильно расстраивает в нем большая нелинейность по второй гармонике SHI = 35 dBm в области частот 30-1000 МГц. Есть ли у кого-нибудь предположения, что больше влияет на линейность и возможно ли децибел на 10 улучшить ее? На днях брали поиграться с ручным спектроанализатором Agilent N9912A, так у него по измерениям SHI = 45 dBm.

  13. Для тех, кто устанавливает ISE 12.1 на русскую версию WinXP или Vista, чтобы не было ошибок в процессе инсталляции и при дальнейшей работе, внимательно прочитать следующую статью:

     

    AR #35331 - ISE Design Suite 12 - Shortcuts and desktop icons are not created when language is set to anything other than English or Japanese

     

    Для тех, кто уже успел поставить пакет, игнорируя ошибки, рекомендую повторить установку поверх старой.

  14. Хм... а согласно доке от Xilinx, perfomance у BUFG хуже чем у BUFIO. Поэтому не лучше ли использовать связку IBUFDS + BUFIO?

     

    Давно работаю с Xilinx, но понять сути вопроса не в состоянии. Складывается такое впечатление, что Вы хотите или постов набрать или найти бесплатных репетиторов для обучения, не прикладывая собственных усилий для самообучения.

  15. А IDDR'ы их обожают? Как-то я не очень врубаюсь как тут можно заюзать IDDR? По крайней мере считывать два бита на одном фронте (режим SAME_EDGE) как-то не очень получается. А если использовать OPPOSITE_EDGE - то как-то всё равно криво получается :(

     

    Загляните в документ ug070.pdf на Virtex-4 и тогда будет понятно, что такое SAME_EDGE и OPPOSITE_EDGE. В документах на Virtex-5 этот момент не так наглядно расписан.

  16. В общем мои изыскания приводят к тому, что надо пользоваться примитивом ISERDES_NODELAY для этих целей.

     

    SERDES очень не любят, когда клоки пропадают, пользуйтесь примитивами IBUFDS+IDDR, до частоты 400 МГц хорошо работают, выше - не пробовал.

  17. надо прикинуть измерение через AUDIO карту...

     

    Надо чтобы в аудиокарте шумы ее собственного генератора были лучше, в чем я сильно сомневаюсь. В современных сигма-дельта АЦП для повышения частоты как правило используют PLL, что уже совсем плохо.

×
×
  • Создать...