Перейти к содержанию

    

des00

Модераторы
  • Публикаций

    7 306
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о des00

  • Звание
    Вечный ламер
  • День рождения 14.01.1980

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Томск

Посетители профиля

25 557 просмотров профиля
  1. Всё так, но применение "заменять его на умножение на 1/x где 1/x вычисляется заранее" к счетчику по модулю тоже имеет сильно опосредованное отношение)
  2. это будет не точно. можно просто реализовать делитель на логике) конвейризированный
  3. у синтеза и имплеметации раздельные окна логов. Ну и там написано что он делает)
  4. ну а как иначе) требования синхронной передачи, со всеми вытекающими)
  5. разгребал винт, наткнулся на старые разработки. 4-D 8PSK TCM энекодер из зеленой книги CCSDS 413.0-G-2. Декодер не стал делать, увлекся турбокодами. Надо найти время доделать) tcm4d8psk_enc_release11122018.zip
  6. Поток не прерывный. 1/2 стробы не нужны вообще. 3. Зачем это, при синхронной передаче? val250 <= ~val250; data250_latched <= val250 ? data250 : data250_latched; ..... data125 <= data250_latched; Поток со стробами: 1/2 надо просто сформировать стробы двойной ширины. Тупо. 3. см. синхронную передачу val125[1:0] <= val250 ? '1 : (val125[125] << 1); data250_latched <= val250 ? data250 : data250_latched; ..... if (val125[1]) data125 <= data250_latched; Поток непрерывный. Сформировать строб, передать поток. Тупо. Потом что хотите, то и делайте val250 <= ~val250; data250 <= val250 ? data125 : data250; Поток со стробами. Сформировать строб, передать поток. Чуть умнее, но тупо. Потом что хотите, то и делайте val250_reg <= val125; assign val250 = ~val250_reg & val125; data250 <= val250 ? data125 : data250; Все естественно в одной тактовой группе, с одной PLL/DCM ЗЫ. А вообще возьмите ручку и тетрать в клетку и разрисуйте все ваши взаимодействия. Сразу увидете что к чему и без заумных статей на импортном языке
  7. текст мой. ваше право использовать или нет. делайте через фифо если боитесь ньаюнсов. статей не видел. логика здравого смысла и констрейны наше все.
  8. Точно плисовые пины одинакового типа, без всяких дополнительных функций, которые приводят к большей емкости пина или ограничению его возможностей по настройке/питанию или еще чего? А частота как раз может быть такого, что при ваших соотношениях, в этих битах нет коротких сигналов, а есть длительные. Попробуйте менять амплитуду, появиятся ли сбои на "чистых" частотах?
  9. ngc у хилых, у альтер Quartus eXported Partition. причем есть на разном уровне: после синтеза, после разводки. В общем читайте документацию, раздел иерархических дизайнов
  10. 2-3 часа это мелочи жизни, типовой проект. Больше моделируйте.....У меня проект был ~5-9 часов собирался (толстый виртекс 7, заполнение под 96%), так что норм все) Если вам отлаживать малые правки, то Rapid Recompile ускорит, но он глючит иногда, приходится базу грохать и заново. Smart это когда исходники не менялись, он сразу к роутингу переходит. делайте qxp, на большие сегменты, что точно отлажены, и подключайте к проекту, что бы он на это время не тратил)
  11. вот и ошибка. нечего моделировать. а что за странное имя модуля с цифры ?
  12. Знаю эту фирму. Ребята молодцы. Рекомендую. Диме Пустову привет ;)
  13. Сдвиговый регистр на памяти. строк 10 без заголовка модуля)
  14. Далеко не факт, особенно для перечисляемого типа, без инициализации с форматом представляения отданным синтезатору. Все остальное следствие что бы быть типом должен быть typedef