Перейти к содержанию
    

StewartLittle

Свой
  • Постов

    3 090
  • Зарегистрирован

  • Посещение

  • Победитель дней

    16

StewartLittle стал победителем дня 5 июня

StewartLittle имел наиболее популярный контент!

Репутация

45 Очень хороший

10 Подписчиков

Информация о StewartLittle

  • Звание
    Лентяй
    Гуру
  • День рождения 05.03.1971

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Retained

  • Звание
    Array

Посетители профиля

20 695 просмотров профиля
  1. Неправильно понимаете. Лекарство есть. Ищите на ftp (на там его допиливать нужно) или пишите мне в личку.
  2. Обновились Radiant и Propel - оба до v2024.1 (точнее, Radiant - до версии v2024.1.0.34.2) Оба залиты на ftp: ./upload/FPGA/_Lattice_/Radiant/v2024.1 и ./upload/FPGA/_Lattice_/Prorel/v2024.1 соответственно. Release Notes прилагаю. Radiant_2024_1_34_2_Release_Notes.pdf Radiant_2024_1_Power_Estimator_Release_Notes.pdf FPGA-AN-02090-1-0-Lattice-Propel-2024-1-Release-Notes.pdf
  3. Gowin FPGA Designer (ex-Gowin EDA) v1.9.10_x64 залит на ftp: ./upload/FPGA/_Gowin_/v1.9.10-x64 Release Notes прилагаю. RN100-1.9.10E_Gowin Software Release Note.pdf
  4. Библиотеку моделсимовскую не забыли обновить? Исходники из новой версии скомпилируйте в библиотеку, и уже ее подсовывайте моделсиму.
  5. Так и есть! Там используются KGD (Known Good Die) SDR SDRAM пр-ва EtronTech EM638325GD . EM638325GD_rev3.0.pdf
  6. Причем тут сигнал? Я не про сингнал писал, а по перенос проекта из одной версии САПР в другую. А по поводу сигнала - у Вас где-то используется модуль Shadow RAM (SSRAM) - распределенная память, это такой специальный режим логических элементов в слайсах. Вот в новой версии САПР изменили режимы работы этого самого модуля SSRAM (смотрите в Release Notes для новой версии САПР), и Вам нужно было учесть эти изменения.
  7. Создавать новые компоненты не надо. А вот перегенерировать имеющиеся компоненты в IP Core Generator - нужно!
  8. Если в используемом референс дизайне (с гитхаба) используются какие-либо IP-ядра или модули Gowin, то при переходе в более новую версию САПР обновите их в IP Core Generator'е. В зависимости от семейства ПЛИС, имплементация говиновских ядер может заметно меняться при переходе от версии к версии.
  9. Gowin сотрудничал с тремя фабриками - HLMC, TSMC и SMIC. На HLMC выпускались как раз пластины с чипами GW1N-1/1S. На SMIC выпускаются пластины с чипами GW1NS/NSE. Все прочее выпускается на TSMC. С некоторого времени Gowin перестал использовать мощности HLMC, и объявил о снятии GW1N-1/1S с производства. Наличие на локальных складах - это остатки от старых заказов. Поддержка в новых версиях САПР сохраняется для обратной совместимости. Для новых разработок, вместо GW1N-1 я рекомендовал бы использовать GW1N-2 , тем более, что там есть варианты со встроенным LDO (UV). Можно было бы и GW1N-1P5, но там номенклатура типов корпусов победнее.
  10. Данный вопрос обсуждался в этой же теме несколькими страницами выше. Коллегам удавалось оживить ПЛИС с взведенным битом VDL Down. И еще в этой теме полезное обсуждение:
  11. Кроме исходников есть еще настройки квартусовского поекта, коих в квартусе до беса... qsf-файлы и прочие скрипты в Win и Lin точно совпадают? Теоретически может оказаться, что некая установка в винде принимается по умолчанию, а в линухе ее нужно задавать в явном виде. Но это нужно аккуратно проверять. Можете предоставить проект для препарирования?
  12. Вы сперва определитесь, какое FIFO Вам нужно - синхронное (FIFO SC HS )или асинхронное (FIFO HS). Насколько я понимаю, сейчас Вы используете асинхронное FIFO. И смотрите документацию - на той картинке, что Вы опубликовали постом выше, тыкните в "Reference documents (EN)": https://www.gowinsemi.com/en/support/ip_detail/88/ Там приводятся значения среднепотолочной производительности этих корок для разных ПЛИС.
  13. Не все йогурты варнинги одинаково полезны :) У Вас используется аппаратный блок, с его портами ввода-вывода. Может так оказаться, что не все эти порты требуются в Вашем проекте. Вы их не используете (ну, например, не нужен Вам выход lock). Среда разработки честно предупреждает, что такие-то и сякие входные порты аппаратного блока не имеют драйвера, а выходные - ничем не управляют. Вы анализируете эти предупреждения, и поверяете - или у Вас все так и задумано, или Вы что-то забыли подключить к PLL. Ну и если все так и задумано, то оставляете эти варнинги как есть. То есть, другими словами: принять предупреждения к сведению - это не то же самое, что игнорировать предупреждения. Полностью избавляться от варнингов - не самоцель, ИМХО...
  14. Пока еще цен на них не дают, просят подождать...
×
×
  • Создать...