В форуме 3 331 тема

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Онлайновый tool для генерации CRC,Scrambler,LFSR Counter на Verilog/VHDL 1 2

   OutputLogic
   • 20 ответов
   • 7 708 просмотров
   • 6 сентября, 2014
   • Посл. сообщение: Aleksei_Rostov
3. 

   Сортировка на плис 1 2 3 4

   bognev
   • 55 ответов
   • 7 684 просмотра
   • 17 ноября, 2015
   • Посл. сообщение: Maverick_
4. 

   Двунаправленные сигналы в VERILOG. 1 2

   VitalyM4
   • 22 ответа
   • 7 610 просмотров
   • 3 сентября, 2013
   • Посл. сообщение: xvr
5. 

   Verilog или готовьтесь к выстрелу в ногу 1 2 3 4

   Inanity
   • 50 ответов
   • 7 547 просмотров
   • 17 мая, 2016
   • Посл. сообщение: ConstHw
6. 

   Устройство мигания светодиодов (VHDL) 1 2 3

   lyzifer
   • 41 ответ
   • 7 371 просмотр
   • 19 июля, 2017
   • Посл. сообщение: Tausinov
7. 

   Модуль с произвольным числом портов произвольной ширины на верилоге 1 2 3 4

   ilkz
   • 48 ответов
   • 7 359 просмотров
   • 15 октября, 2015
   • Посл. сообщение: Golikov
8. 

   Вопрос по VHDL 1 2 3

   jenya7
   • 40 ответов
   • 7 268 просмотров
   • 12 июня, 2017
   • Посл. сообщение: Flip-fl0p
9. 

   Verilog. объединить 2 модуля 1 2

   troll80
   • 20 ответов
   • 7 265 просмотров
   • 19 февраля, 2010
   • Посл. сообщение: ViKo
10. 

    Verilog vs VHDL 1 2

    Adlex
    • 26 ответов
    • 7 162 просмотра
    • 5 октября, 2005
    • Посл. сообщение: Pechkin
11. 

    два делителя частоты verilog

    daria85
    • 12 ответов
    • 6 967 просмотров
    • 22 апреля, 2013
    • Посл. сообщение: Strob
12. 

    Verilog SPI slave, асинхронный 1 2

    yaghtn
    • 15 ответов
    • 6 920 просмотров
    • 29 июня, 2015
    • Посл. сообщение: yaghtn
13. 

    АЦП-реализация на ПЛИС 1 2

    Ensider
    • 28 ответов
    • 6 872 просмотра
    • 12 июня, 2017
    • Посл. сообщение: iosifk
14. 

    многомерные массивы в verilog 1 2

    griha-leha
    • 20 ответов
    • 6 821 просмотр
    • 10 августа, 2010
    • Посл. сообщение: des00
15. 

    Вычисление десятичного логарифма на ПЛИС 1 2

    soldat_shveyk
    • 22 ответа
    • 6 807 просмотров
    • 16 июля, 2015
    • Посл. сообщение: des00
16. 

    Реализация КИХ фильтра VHDL 1 2 3

    acvarif
    • 34 ответа
    • 6 801 просмотр
    • 30 июля, 2012
    • Посл. сообщение: kuchynski
17. 

    Инициализация регистров в Verilog 1 2

    Itch
    • 19 ответов
    • 6 782 просмотра
    • 26 февраля, 2009
    • Посл. сообщение: Intekus
18. 

    Не работает схема верхнего уровня 1 2 3 4 6

    npu3pak13
    • 76 ответов
    • 6 761 просмотр
    • 24 мая, 2018
    • Посл. сообщение: andrew_b
19. 

    Реверсировать порядок бит 1 2 3

    zxazx
    • 37 ответов
    • 6 751 просмотр
    • 16 февраля, 2007
    • Посл. сообщение: Andrei_B
20. 

    массив констант 1 2 3

    torik
    • 34 ответа
    • 6 739 просмотров
    • 31 июля, 2007
    • Посл. сообщение: andrew_b
21. 

    Последовательные и параллельные операции Verilog 1 2 3 4 5

    woofer46
    • 67 ответов
    • 6 609 просмотров
    • 7 января, 2022
    • Посл. сообщение: des00
22. 

    редакторы кода типа vim, emacs для написания rtl 1 2 3 4 5

    _Ivan_
    • 62 ответа
    • 6 577 просмотров
    • 30 июля, 2015
    • Посл. сообщение: yogggoy
23. 

    SystemVerilog для не-начинающих 1 2 3 4 5

    Mad_kvmg
    • 60 ответов
    • 6 534 просмотра
    • 20 октября, 2019
    • Посл. сообщение: StewartLittle
24. 

    Полностью синхронный дизайн 1 2

    CaPpuCcino
    • 24 ответа
    • 6 457 просмотров
    • 4 декабря, 2007
    • Посл. сообщение: vetal
25. 

    память в VHDL 1 2 3

    badwm
    • 40 ответов
    • 6 436 просмотров
    • 24 июня, 2006
    • Посл. сообщение: des00
26. 

    библиотеки VHDL 1 2

    vladeg
    • 22 ответа
    • 6 394 просмотра
    • 5 августа, 2015
    • Посл. сообщение: aat_81