Форумы

1. Форум
   Тем
   Ответов
   Последнее сообщение
2. 

   Среды разработки - обсуждаем САПРы

   Quartus, MAX, Foundation, ISE, DXP, ActiveHDL и прочие.
   возможности, удобства.

   Модераторы раздела

   vetal  des00 

   4 608

   38 210

   • Пятница в 13:15
   • Тема: Список исходников для проекта в Vivado
   • От: pavlovconst
   • Пятница в 13:15
   • Тема: Список исходников для проекта в Vivado
   • От: pavlovconst
3. 

   Работаем с ПЛИС, области применения, выбор

   на чем сделать? почему не работает? кто подскажет?

   Модераторы раздела

   vetal  des00 

   6 566

   75 511

   • Пятница в 06:20
   • Тема: Работа с АЦП ADS54J66
   • От: 5EN5E
   • Пятница в 06:20
   • Тема: Работа с АЦП ADS54J66
   • От: 5EN5E
4. 

   Языки проектирования на ПЛИС (FPGA)

   Verilog, VHDL, AHDL, SystemC, SystemVerilog и др.

   Модераторы раздела

   aosp  vetal  des00 

   3 332

   41 159

   • 9 августа
   • Тема: Подключить сигналы к входящей шине экземпляра.
   • От: accurate_random
   • 9 августа
   • Тема: Подключить сигналы к входящей шине экземпляра.
   • От: accurate_random
5. 

   Системы на ПЛИС - System on a Programmable Chip (SoPC)

   разработка встраиваемых процессоров и периферии для ПЛИС

   Модераторы раздела

   vetal  des00  Omen_13 

   2 116

   20 887

   • Пятница в 15:43
   • Тема: Проблема с IDELAYCTRL при переносе проекта из V…
   • От: RobFPGA
   • Пятница в 15:43
   • Тема: Проблема с IDELAYCTRL при переносе проекта из V…
   • От: RobFPGA
6. 

   Методы и средства верификации ПЛИС/ASIC

   Обсуждение вопросов применения средств и методов верификации проектов для ПЛИС и ASIC

   59

   740

   • 12 августа
   • Тема: Моделирование и верификация ЦОС
   • От: alperovich
   • 12 августа
   • Тема: Моделирование и верификация ЦОС
   • От: alperovich