Uladzimir 80 27 января, 2014 Опубликовано 27 января, 2014 · Жалоба хочу задать правила для трассировки линий на несколько микросхем по daisy chain топологии: MK -> ИС1 -> ИС2 например, на участке МК->ИС1: MatchedLengths = 5мм, MaxLenth = 50мм например, на участке ИС1->ИС2: MatchedLengths = 0,5мм, MaxLenth = 20мм можно ли в правилах указать участки линий, например от МК до ИС1? InNetClass('NetName') and ... если можно, то как? Только через классы FromTo Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Rodavion 0 28 января, 2014 Опубликовано 28 января, 2014 · Жалоба from-to не может быть объектом правила Lenght, как бы этого не хотелось. да, возможно оно так должно быть, но на данный момент - нет! Только через классы FromTo 'Владимир, а что на данный момент from-to УЖЕ МОЖЕТ быть объектом правила Lenght? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uladzimir 80 28 января, 2014 Опубликовано 28 января, 2014 · Жалоба 'Владимир, а что на данный момент from-to УЖЕ МОЖЕТ быть объектом правила Lenght? Нет, Был не внимателен. Класс From-to - контроль только через панель PCB. Хоть что-то. Я думаю решится враз, когда мафия DDR победит Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Rodavion 0 28 января, 2014 Опубликовано 28 января, 2014 · Жалоба Я думаю решится враз, когда мафия DDR победит Ждем-с :08: Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Less 0 11 февраля, 2014 Опубликовано 11 февраля, 2014 · Жалоба Здравствуйте. Можно ли задать правило проверки на незакрытые маской переходные отверстия или выставить по умолчанию закрытие маской всех переходных глобально, а не в настройках конкретной платы? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
masterofnature 0 11 февраля, 2014 Опубликовано 11 февраля, 2014 · Жалоба Здравствуйте. Можно ли задать правило проверки на незакрытые маской переходные отверстия или выставить по умолчанию закрытие маской всех переходных глобально, а не в настройках конкретной платы? Варианты: 1) Создайте правило Design -> Rules -> Mask -> Solder Mask Expansion для переходных (IsVia) с указанием отрицательного вскрытия больше радиуса самого большого переходного. 2) Через Find Similar Object (FSO) выбрать все переходные, открыть инспектор и поставить галочки на Solder Mask Tenting. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
filmi 1 11 февраля, 2014 Опубликовано 11 февраля, 2014 · Жалоба глобально, а не в настройках конкретной платы Создать пустую PCB в которой прописать все необходимые правила (зазоры, вскрытие и тд) и подсунуть её в New Document Defaults. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
BaN 0 20 февраля, 2014 Опубликовано 20 февраля, 2014 · Жалоба Хочу сделать проверку того, чтобы для закрытых паяльной маской переходных отверстий расстояние от края отверстия via до ближайшего окна вскрытия паяльной маски было не менее определенного значения. Можно ли сделать такое правило? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Hypericum 0 21 февраля, 2014 Опубликовано 21 февраля, 2014 (изменено) · Жалоба Хочу сделать проверку того, чтобы для закрытых паяльной маской переходных отверстий расстояние от края отверстия via до ближайшего окна вскрытия паяльной маски было не менее определенного значения. Можно ли сделать такое правило? Быть может, сделать проще. Известен диаметр переходного отверстия, диаметр контактной площадки переходного отверстия, отступ паяльной маски от контактной площадки элемента поверхностного монтажа. Перевести выражение "расстояние от края отверстия via до ближайшего окна вскрытия паяльной маски" в выражение clearence между элементами топологии в меди - расстояние от КП via до КП SMD. Можно сделать даже в определенном регионе платы. :laughing: Изменено 21 февраля, 2014 пользователем Hypericum Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
BaN 0 21 февраля, 2014 Опубликовано 21 февраля, 2014 · Жалоба Быть может, сделать проще. Известен диаметр переходного отверстия, диаметр контактной площадки переходного отверстия, отступ паяльной маски от контактной площадки элемента поверхностного монтажа. Перевести выражение "расстояние от края отверстия via до ближайшего окна вскрытия паяльной маски" в выражение clearence между элементами топологии в меди - расстояние от КП via до КП SMD. Можно сделать даже в определенном регионе платы. :laughing: А как можно параметр Minimum clearance задать в зависимости от переменных параметров? Я так понял, что в правилах можно указывать только объекты, которые потом будут проверяться по заданному параметру. Т.е. если задать первым объектом IsVia And ((SolderMaskTentingBottom = True) Or (SolderMaskTentingTop = True)), вторым HasSolderMask, то правило будет жестко проверять расстояние между краями меди этих объектов, при этом параметр Minimum clearance можно задать только числом без переменных параметров. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Hypericum 0 21 февраля, 2014 Опубликовано 21 февраля, 2014 (изменено) · Жалоба А как можно параметр Minimum clearance задать в зависимости от переменных параметров? Всю эту страшную муть запишите конкретными цифрами - SolderMaskTentingBottom напишите 0.15мм, диаметр отверстия 0,6мм, диаметр КП via 1.2мм и посчитайте по формуле, которую предложил выше. В правиле clearence ПО МЕДИ задайте число. Изменено 21 февраля, 2014 пользователем Hypericum Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
BaN 0 21 февраля, 2014 Опубликовано 21 февраля, 2014 (изменено) · Жалоба Всю эту страшную муть запишите конкретными цифрами - SolderMaskTentingBottom напишите 0.15мм, диаметр отверстия 0,6мм, диаметр КП via 1.2мм и посчитайте по формуле, которую предложил выше. В правиле clearence ПО МЕДИ задайте число. Хотелось бы, конечно, чтобы этот параметр подстраивался автоматически при изменении SolderMaskExpansion, ViaDiameter и HoleSize, ну да ладно, вот так хотя бы работает. Изменено 21 февраля, 2014 пользователем BaN Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
gia1965 0 25 февраля, 2014 Опубликовано 25 февраля, 2014 · Жалоба Просьба помочь. Хочу выделить проводники с нарушениями , например правило net antennae Записываю в фильтре : IsWire and OnLayer('L2') and IsRule_NetAntennae = 'true' Не работает. Что не так? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uladzimir 80 25 февраля, 2014 Опубликовано 25 февраля, 2014 · Жалоба не мучайтесь. Для выделения ошибок по правилам (и множество другое) есть специальная панель PCB/PCB rule and Violation Искомая опция там есть Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
gia1965 0 25 февраля, 2014 Опубликовано 25 февраля, 2014 · Жалоба не мучайтесь. Для выделения ошибок по правилам (и множество другое) есть специальная панель PCB/PCB rule and Violation Искомая опция там есть Спасибо. Но панель не помогает. При запуске через данную панель правила NetAntenne (содержимое правила: OnLayer('Bottom Layer') при Tolerance 0.1mm) выделяется вся медь на слое - все линии и PAD. ??? версия Altium 13.3.4 Потребность в выделении объектов нарушающих правила возникла по причине переделки 26 слойной платы . Изменилась схема, и хотелосьбы удалить на плате те дорожки которые поменялись (порядка более 500 шт.) Цепи к сожелению не стали NoNet , а присвоили новые имена. Но разводка у них не та. Вот и пытался сделать это через Net Antenne или Clearance. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться