[Constantin 0]

1 hour ago, peshkoff said:

Требования производителя можете показать? сомневаюсь, что у него зазор одинаковый до меди и до отверстия без КП

По правде говоря, оригинал требований производителя не могу предъявить - собственно PCB заказывает компания, выполняющая монтаж плат для нас, и у них несколько партнерских производителей в Китае. Они же выставляют технологические требования. Лет семь назад зазор до отверстия без площадки требовался 0.25 мм, сейчас можно 0.2 мм. Думаю, что 0.1 уже нельзя, хоть до площадки можно.

[Uladzimir 103]

Поясок 0.1 + зазор 0.1 Минус зазор до Hole  0.2 или 0.25
Это не выигрыш, а проигрыш получается

[Constantin 0]

5 hours ago, Владимир said:

Поясок 0.1 + зазор 0.1 Минус зазор до Hole  0.2 или 0.25
Это не выигрыш, а проигрыш получается

Это все если взять по пределу. У меня пока не было необходимости в зазоре 0.1 на внутренних слоях, на дифпарах было 0.18. Возможно по инерции - но предпочитаю иметь 0.2 как основное значение, via 0.5/0.25. Результат - на изображении в предыдущем посте.

[Mysteo 0]

Здравствуйте! Подскажите пожалуйста, где может быть ошибка? 
Использую Altium 23. Создал правила, в которых указал минимальную и максимальную ширину определенных сетей, а также установил предпочтительное значение (Preffered ).  

Убедился, что выбранные сети действительно привязаны к этому правилу, но вот беда, Альтиум игнорирует preffered пункт и всегда по умолчанию выбирает максимальное значение.
Это же касается и любых других правил, где есть Min Max Preffered , САПР следует этим правилам, но вместо preffered выбирает Max всегда.

 

[Mysteo 0]

 

On 12/11/2023 at 10:47 PM, Mysteo said:

Здравствуйте! Подскажите пожалуйста, где может быть ошибка? 
Использую Altium 23. Создал правила, в которых указал минимальную и максимальную ширину определенных сетей, а также установил предпочтительное значение (Preffered ).  

Убедился, что выбранные сети действительно привязаны к этому правилу, но вот беда, Альтиум игнорирует preffered пункт и всегда по умолчанию выбирает максимальное значение.
Это же касается и любых других правил, где есть Min Max Preffered , САПР следует этим правилам, но вместо preffered выбирает Max всегда.

 

Нашел, два часа провозился, оказывается в настройках проекта это выбирается :

Первый раз с Altium сталкиваюсь, до этого всегда в DipTrace работал

[VladimirSI 0]

Добрый день!

Очень необычный случай произошел. На плате есть элементы с установкой в сквозные металлизированные отверстия. Каким-то образом (непонятно на каком этапе) оказалось, что у всех таких падов диаметр отверстия равен 0 и оно металлизированное. Когда получили готовую плату, то естественно, ни  в одной площадке нет отверстий. К производству претензий нет. Но и проверка Design Rule Chek ничего не выдала, хотя казалось бы как может быть металлизация без отверстия. Пришлось изобретать очень "специфическое" правило, которое хоть как-то дает понять что в плате не все правильно. Я его поместил в раздел проверки с границей платы и задал заведомо недопустимое расстояние.

Может кто-нибудь предложит более изящный вариант проверки.

[peshkoff 41]

2 часа назад, VladimirSI сказал:

Может кто-нибудь предложит более изящный вариант проверки.

выше на несколько строчек Min Hole Size. Оно как раз это и проверяет.

Оказывается не совсем так. Это правило проверит только отверстия, в которых значения более 0, но меньше указанного в правиле.

А для проверки 0 отверстия, нужна вот эта галочка:

[VladimirSI 0]

16 hours ago, peshkoff said:

А для проверки 0 отверстия, нужна вот эта галочка:

Спасибо! Действительно рапорт с предупреждением выдается. Я его практически всегда игнорировал, поскольку думал, что всё будет в окне "messages", а зря.

Но не всякий случай в шаблоне PcbDoc свое правило тоже оставил. У нас многие тоже не внимательно смотрят на рапорт. Ошибок нет в нем, ну и ладно, а предупреждения не так привлекают внимание.

Edited June 27, 2024 by VladimirSI

[peshkoff 41]

2 часа назад, VladimirSI сказал:

в шаблоне PcbDoc свое правило тоже оставил

если честно, я так и не понял, что же ваше правило делает. :/

вообще, на будущее пара моментов.

1. 

21 час назад, VladimirSI сказал:

К производству претензий нет

А я считаю, что есть. Если это не напрямую самый дешманский китай, конечно. На производстве уйма технологов и обычно и они просматривают файлы на предмет явных ошибок из разряда "рука дрогнула". Даже китайцы бывает вычисляют ошибки и присылают вопросы в стиле "А вы действительно так хотели?"

Было несколько раз, когда находили подобные ошибки.

2. Не лишним будет при генерации гербера сделать их автоматическую загрузку.

Создастся CAM файл и который листаем послойно с проверкой "глазами" все ли ок.

были случаи от наших коллег что неверно передавались, например, те же плейны, не применялась инверсия или еще какая фигня, у альтиума с ними беда.

Да и даже без ошибок постоянно что-то нахожу, что хочется подкрутить

[AlexMI 29]

В 21.06.2019 в 19:16, Uladzimir сказал:

Поясок 0.1 + зазор 0.1 Минус зазор до Hole  0.2 или 0.25
Это не выигрыш, а проигрыш получается

У резонита есть один случай когда получается выигрыш - фольга 35мкм и без повышающих коэффициентов, тогда 0.35мм с площадкой против 0.25мм без площадки. В остальных случаях или тоже самое, или проигрыш. Кстати технолог рассказывал что этот зазор такой большой из-за опасности образования трещин вдоль слоёв ламината при сверлении с последующим осаждением в них меди при металлизации.

[Vlad_mir 1]

Добрый день. Столкнулся с проблемой: элементы с одноименной цепью стоят на противоположных сторонах платы, причем координаты падов совпадают (координаты pad резистора на top совпадают с координатами pad резистора на bottom и эти два пада относятся к одной цепи). Почему-то в Nets значение Unrouted для этой цепи равно нулю, хотя физически они не соединены. Проверка ошибок тоже не дает результата (Un-Routed Net Constraint =0). 
Еще один небольшой вопрос, почему Альтиум на одной плате (столкнулся в одном проекте) в месте создания переходного отверстия добавляет дорожку нулевой длины?

[Uladzimir 103]

нужно конкретно смотреть ваш проект. Либо что-то не так делаете, либо не договариваете.
По смутным  изложенным признакам отвечать  что на кофейной гуще гадать

[Vlad_mir 1]

вот для примера цепь E_LED2. Как видно, вывод R21/1 никуда не подключен, но длина неразведенных дорожек равна нулю (потому что R18/2 находится под ним).

 

[Uladzimir 103]

У вас указано, это длина Manhattan  длина оставшихся "резинок". Так как узлы совпадают-- то  и резинок нет. и их длина -- ноль
Неразведенный смотрите после проверки тут например. Хотя оно само сообщит.

 

[Vlad_mir 1]

теперь понятно. Спасибо большое!