[G_A_S 0]

При импорте из Dc в IOD символы не попадают в сетку. Они становятся не метрическими, а дюймовыми. Явно видно, что если расстояние между пинами было 5 мм, оно становится 5.08 мм, и длина его из 5 превращантся в 5.08. Это происходит, если в импортевы брать файл проекта и ставить галочки на нужных символах. При импорте*.inp файлов все размеры нормальные (но в них нет изменений от обратных аннотаций разводчика).

Как корректно перенести символы из файла проекта? Это важно!

[fill 2]

1. Схема обычная. Была аннотирована в EPCB и сначала проектирование шло с использованием IOD. Но потом я начал менять местами гейты в EPCB и обратно аннотировал в схему.

2. Поменял их я, но не согласовав c IOD.

 

Проблему решил простым присваиванием цепям определенных ножек микросхемы, согласно схемы и разводки (руками). Теперь между тремя приложениями снова полное соответствие.

 

Смотрите - меняю пины и в IOD и в ExpeditionPCB. Гоняю прямую и обратную аннотацию. В проекте с двумя FPGA.

 

 

 

PS. В текущем релизе IOD есть проблемы с обратной аннотацией из DC\DV в IOD. Видимо наследие того, что тестируют теперь в основном под DxD.

[G_A_S 0]

Необходимо, чтобы сигнал INT_CS (он глобальный и для него выделена одна ножка на ПЛИС: G11 для 4VSX35) был подключен к любой еще одной ножке. Можно ли это сделать и как?

Изменено 25 января, 2008 пользователем G_A_S

[fill 2]

Необходимо, чтобы сигнал INT_CS (он глобальный и для него выделена одна ножка на ПЛИС: G11 для 4VSX35) был подключен к любой еще одной ножке. Можно ли это сделать и как?

 

Да хоть к 10-ти.

[G_A_S 0]

Да хоть к 10-ти.

 

Но одна из ножек конфигурационная, вторая должна быть обычной иошной

[G_A_S 0]

PS. В текущем релизе IOD есть проблемы с обратной аннотацией из DC\DV в IOD. Видимо наследие того, что тестируют теперь в основном под DxD.

 

 

Получается, при использовании DC/DV, я впринципе не могу передать информацию о измененных ножках в IOD? При перестановке ножек в EPCB и обратной аннотации в DC/DV, все происходит, как и должно быть. Но как измененный Схемный элемент сохранить либо в ЦБ, либо в IOD? Или в IOD придется вручную присваивать цепям нужные ножки, информация о которых уже имеется в EPCB и DC/DV? Неужели если использовать DC/DV невозможно нормально работать с IOD?

Изменено 29 января, 2008 пользователем G_A_S

[fill 2]

Получается, при использовании DC/DV, я впринципе не могу передать информацию о измененных ножках в IOD? При перестановке ножек в EPCB и обратной аннотации в DC/DV, все происходит, как и должно быть. Но как измененный Схемный элемент сохранить либо в ЦБ, либо в IOD? Или в IOD придется вручную присваивать цепям нужные ножки, информация о которых уже имеется в EPCB и DC/DV? Неужели если использовать DC/DV невозможно нормально работать с IOD?

 

Я же написал русским языком - проблема в текущем релизе. В предыдущих, обратная аннотация DC->IOD проходила.

[G_A_S 0]

Я же написал русским языком - проблема в текущем релизе. В предыдущих, обратная аннотация DC->IOD проходила.

 

Выход только один, переходить на DXD...

[expflash 0]

Привет честной компании! Помогите разобраться. В схемах DxDesigner сгенерированных IODesigher линии связей на некоторых символах имеют глобальный атрибут, поэтому соединяются с линиями в других иерархических компонентах. Руками править этот атрибут на сотне линий после каждой аннотации нет желания.

 

Уточнение: лини связей на символах конфигурации и питания.

[fill 2]

Привет честной компании! Помогите разобраться. В схемах DxDesigner сгенерированных IODesigher линии связей на некоторых символах имеют глобальный атрибут, поэтому соединяются с линиями в других иерархических компонентах. Руками править этот атрибут на сотне линий после каждой аннотации нет желания.

 

Уточнение: лини связей на символах конфигурации и питания.

 

Не понятно зачем в ручную что-либо править. Подробнее обьясните что конкретно у вас изменяется при каждой аннотации.

Чтобы отрезки цепи с одинаковым именем объединились на разных уровнях иерархии достаточно добавить имя этой цепи в список глобальных.

[expflash 0]

В том-то и дело, что мне не нужно чтобы эти линии соединялись. IODesigner, при каждом изменении в FPGA проекте, схематику генерирует заново, а как его заставить генерировать линии связей с нужным атрибутом я не нашел.

 

Не понятно зачем в ручную что-либо править.

Согласен, менять что-либо руками в сгенерированных файлах неверно идеологически (там и соответствующее предупреждение есть). Но следить за тем, чтобы во всем иерархическом проекте не встречались линии с одинаковыми названиями неверно вдвойне!

[fill 2]

В том-то и дело, что мне не нужно чтобы эти линии соединялись. IODesigner, при каждом изменении в FPGA проекте, схематику генерирует заново, а как его заставить генерировать линии связей с нужным атрибутом я не нашел.

Согласен, менять что-либо руками в сгенерированных файлах неверно идеологически (там и соответствующее предупреждение есть). Но следить за тем, чтобы во всем иерархическом проекте не встречались линии с одинаковыми названиями неверно вдвойне!

 

1. Что за атрибут вам нужен?

2. Зачем за этим следить, если у вас два отрезка с одним именем AGND на разных уровнях иерархии, то это будут две разных цепи (если конечно вы не добавили это имя в список глобальных).

Я так и не понял с какими именно цепями у вас проблема. Приведите подробное описание по шагам.

[expflash 0]

1. Что за атрибут вам нужен?

2. Зачем за этим следить, если у вас два отрезка с одним именем AGND на разных уровнях иерархии, то это будут две разных цепи (если конечно вы не добавили это имя в список глобальных).

Я так и не понял с какими именно цепями у вас проблема. Приведите подробное описание по шагам.

У каждой цепи в свойствах по ПКМ на вкладке "Name" наряду с атрибутами Inverted и Visible есть атрибут Scope, который можно установить либо в Local, либо в Global. В схемах сгенерированных IODesigner цепи, присоединенные к выводам символов питания и конфигурации, имеют этот атрибут глобальным. Поэтому и соединяются с одноименными линиями.

[fill 2]

У каждой цепи в свойствах по ПКМ на вкладке "Name" наряду с атрибутами Inverted и Visible есть атрибут Scope, который можно установить либо в Local, либо в Global. В схемах сгенерированных IODesigner цепи, присоединенные к выводам символов питания и конфигурации, имеют этот атрибут глобальным. Поэтому и соединяются с одноименными линиями.

 

IOD>Preferences>Symbol_Generation по умолчанию установлено соединять указанные пины с PCB_signal, т.е. создавать цепи с этими сигналами, при этом у PCB_signal всегда устанавливается scope глобальный.

 

Scope

 

I/O Designer generates schematics with the following scope settings.

 

For pcb nets, the scope is set to global.

 

For io nets, the scope is set to local.

 

The scope is preserved by I/O Designer so the user can change the the scope of a net on the schematic and the tool will not overwrite it.

 

Обратите внимание еще на последнюю фразу. Если в схеме изменить scope на цепи, то в последующем IOD не будет его менять.

 

В EE2007 больше нет признака local\global scope для Label. Страница 70

[expflash 0]

Спасибо! Срочно переходим на ЕЕ2007. Надеюсь старая библиотека будет поддерживаться. :)