kiss

Теоретически - конечно ограничений нет. Практически - очень сложно делать многоразрядные сумматоры с высокой рабочей частотой, поскольку они в данном случае не поддаются конвейеризации, и блоки DSP в ПЛИС по этой же причине не кардинально улучшают ситуацию. Компенсация коэффициента усиления такого CIC для широкого диапазона коэффициентов децимации - тоже совсем не тривиальная задача.

Правильнее будет на общую GND, и ни в одном скоростном референс дизайне последнего времени я не встречал противоположной тенденции, и соответствующих рекомендаций. Такой подход считается более надежным, при условии, что правильно организована топология платы, т.е. через критические участки не проходят значительные импульсные токи от других потребителей.

Выход безусловно есть - я, например, написал квадратный корень самостоятельно. Здесь не может быть чудес - CoreGen удовлетворяет массовый спрос, и никак не рассчитан на любителей high-end решений - соответственно приходится думать самому.

Упомянутая выше книга - пока лучшее, что мне попадалось в технологическом аспекте вопроса, и английский на таком уровне не должен быть помехой. На русском языке - Рабинер-Гоулд пожалуй наиболее интересен - другого всего много, но желания советовать его мало.

Могу порекомендовать неплохую книгу - INSIDE the FFT BLACK BOX - CRC Press. Найти ее в электронном виде, думаю, нетрудно. Лично мне она в свое время пригодилась.

Из стандартов на АЦП/ЦАП могу посоветовать соответственно IEEE 1241 и IEEE P1658 - этого вполне достаточно. У нас, мне кажется, скорее базу на Луне построят, чем выпустят такой же ГОСТ.

Если окажется, что это субгармоника генератора, то как отмечено в предыдущих постах, простых и дешевых решений серьезно повышающих качество быть не может. Для кардинального решения проблемы могут потребоваться фильтры на ПАВ (естественно только для синусоидального сигнала генератора), которые специально под это и позиционируются фирмами изготовителями, но их применение, особенно для таких частот, может быть далеко не тривиальным, и потянет за собой массу схемных изменений. В конце концов, и текущая ситуация с точностью преобразования не столь уж плоха.

Думаю, что может быть виновата одна из гармоник на выходе генератора от БМГ+. На частоту 120 МГц у них скорее всего нет кварцев первой гармоники, а все остальные решения заведомо обладают значительно менее "чистым" выходным сигналом, в чем несложно убедиться с помощью анализатора спектра. Предыдущий генератор с высоким джиттером этой гармоники вероятно не имел. Интересно, что на приведенном рисунке нет гармоник генератора входного сигнала - у меня так никогда не получается, даже с хорошими генераторами.

100-200 gates за день - полностью и качественно верифицированных, при зарплате 2000 $/month дают даже несколько более высокую стоимость чем 50 руб/LUT. Думаю, что такая средняя производительность, характерная для ASICs и FPGAs еще в 90-х годах, до сих пор актуальна. Память, ядра, дублированные структуры, и прочие "нечестные" способы быстрого наращивания емкости конечно не в счет. За них можно начислять не столь значительное количество дополнительных логических вентилей.

Я тоже ранее задавался подобным вопросом, и поставил на стол цифровую ERSA - для эпизодической пайки, и других мелочей. Сейчас испытываю от прелестей цифрового управления стойкое раздражение: - управление всего тремя кнопками для меня неудобное - кручение ручки намного приятней; - про точность поддержания температуры - думаю, полная фигня в реальных условиях, поскольку иногда припой плохо плавится, а на дисплее все нормально; - прочие цифровые прибамбасы в виде профилей, градусов фаренгейтов, и т.п. мне абсолютно не нужны; - станция периодически переходит в режим энергосбережения, независимо от того пользуешься паяльником или нет, для выхода из которого я часто нажимаю не ту кнопку, и она переходит в режим программирования, меняя текущие настройки; - как программировать ее я давно забыл, а инструкция затерялась - периодически как папуас нажимаю кнопки, в поисках интуитивного решения. Даже цифровой осциллоскоп Agilent, который я считаю сложным, и неудобным в использовании, не вызывает у меня такого неприятия. Зато смотрится красиво. До этого иногда использовал дорогую цифровую PACE - без нареканий. Думаю есть и другие нормальные (и эта многим нравится), но сейчас я бы однозначно купил хорошую аналоговую, даже той же ERSA, поскольку с качеством исполнения у нее все в порядке.

Примерно так же, как Virtex II Pro и Virtex 4 (здесь получается даже сложнее за счет большего количества элементов фильтрации). В ug196.pdf все неплохо расписано. Аналоговую землю MGT могли перестать выделять как специальную цепь, поскольку вред от вероятных ошибок инициативных разработчиков по реализации ее изолированной топологии может значительно перевешивать небольшой потенциально достижимый выигрыш. Т.е., общие проводники MGT остались, но на них перестали акцентировать внимание - мне кажется стало проще и надежней.

В общем случае, если на вход буфера LVDS ничего не подано, то состояние его выхода не определено. На самом деле, там будет детерминированный уровень, полагаться на который, думаю не стоит. Для микросхем Xilinx в данном случае вполне можно использовать встроенные в IOB резисторы pullup и pulldown соответственно для прямого и инверсного выхода. ISE не сильно поругается на этот счет, но воспримет. Если не замахиваться на высокие и предельные скорости обмена по LVDS, и предельно высокую помехоустойчивость, заметного вреда это не принесет.

На мое ИМХО, на Meyer-Baese трафик тратить жалко - книга посредственная, а примеры вообще ужасные - мне кажется, что их писали провинившиеся студенты американских техникумов (большей частью по неуспеваемости, но несколько более адекватных - за прогулы). Проще, как отмечали выше, взять нетлист, сгенерированный для другого семейства. Получится надежно, но не оптимально - ядро сделано в лоб, практически без оптимизации. Еще лучше скачать оригинальную статью Хогенауэра - это самый лучший источник, остальное пересказы, и максимум за несколько дней сделать свой оптимальный проект.

Запустить CoreGen, и в закладке Generated IP выбрать сгенерированное ядро. В правом окне появится опция View Resource Utlization.

Спасибо за масштабный совет, но лично я свой первый успешный PCI-initiator (тогда он еще неполиткоректно назывался master) сделал примерно лет 12 назад на xc3142A, и наблюдать в этом свете упомянутое выше недоразумение для меня не совсем интересно. Полностью разобраться в нем может быть сложнее, чем создать свой проект. С моей точки зрения, нормальный проект для PCI должен работать всегда и везде (за исключением явных грубых случаев нарушения стандарта на материнских платах, что наблюдается редко), без танцев с бубном. Осуждать же воровство думаю лучше в специализированном юридическом форуме, поскольку большинство из нас в вопросах лицензирования являются чем-то вроде "голубых воришек". :rolleyes: