[KARLSON 1]

Версия Алтиума 14,1. В настройках проекта выставил всё показать ошибками. На схеме есть 2 дросселя разных, но из одной библиотеки, но нет посадочного места (не указанно, пустое окно.). Алтиум никак не ругается на их отсутствие, ни при компиляции, ни при переводе компонентов в плату. И как тут быть?

[24mi 0]

У меня два вопроса:

1. Как исключить правило зазора между двумя определенными слоями

2. Как важно доводить проводник до центра кп.

Спасибо за внимание)

[Uladzimir 69]

У меня два вопроса:

1. Как исключить правило зазора между двумя определенными слоями

2. Как важно доводить проводник до центра кп.

Спасибо за внимание)

1. по умолчанию оно действует в пределах слоя. Там нечего исключать

2. Есть скрипт, проверяющий это. ссылка в закрепленной теме

 

[masterofnature 0]

2. Как важно доводить проводник до центра кп.

В отличие от P-CAD, такое требование отсуствует. Но, для надежности, рекомендую доводить.

Про проверку выполнения Владимир уже написал.

 

Версия Алтиума 14,1. В настройках проекта выставил всё показать ошибками. На схеме есть 2 дросселя разных, но из одной библиотеки, но нет посадочного места (не указанно, пустое окно.). Алтиум никак не ругается на их отсутствие, ни при компиляции, ни при переводе компонентов в плату. И как тут быть?

Отсутствие подключенной модели (посадочного места) - ошибкой не является.

Тут только самостоятельный контроль разработчика или библиотекаря, чтобы не было физических компонентов с неназначенным ТПМ.

Предусмотреть фактически невозможно, т.к. разработчик может разместить какое-то УГО, нужное только для объяснения принципа действия или моделирования, но на плату переноситься не должно или просто не может.

[24mi 0]

Я много где не доводил до центра. Но AD при проверке не ругался и все норм. При производстве же все равно, не? Главное чтобы на кп заходил.

И еще хотелось бы узнать ваше мнение. Есть две формулы по расчету ширины проводника.

1) ширина=Сила тока/(плотность тока* толщина проводника)

2) http://www.mcuexamples.com/PCB-Trace-width-calculator.php - калькулятор. формула на странице.

 

Какой метод расчета лучше всего использовать? П.С. спасибо вам за вашу помощь.

Изменено 16 июня, 2014 пользователем Maestro90

[Uladzimir 69]

Отсутствие подключенной модели (посадочного места) - ошибкой не является.

Тут только самостоятельный контроль разработчика или библиотекаря, чтобы не было физических компонентов с неназначенным ТПМ.

Предусмотреть фактически невозможно, т.к. разработчик может разместить какое-то УГО, нужное только для объяснения принципа действия или моделирования, но на плату переноситься не должно или просто не может.

да. именно так. Но проверить легко.

Tools/Footprint manager

Сортируете по Current Footprint

Пустых мест не должно быть, если нужны все посадочные

 

Я много где не доводил до центра. Но AD при проверке не ругался и все норм. При производстве же все равно, не? Главное чтобы на кп заходил.

1. Если едет выравнивание длин--- это принципиально важно

2. В любом случае если не доводите нужно проверять на физическую ширину подключения, иначе можно нарваться на на узкий перешеек, который при производстве перетравится, или перегорит от высокой плотности тока

 

1) ширина=Сила тока/(плотность тока* толщина проводника)

2) http://www.mcuexamples.com/PCB-Trace-width-calculator.php - калькулятор. формула на странице.

 

Какой метод расчета лучше всего использовать? П.С. спасибо вам за вашу помощь.

Первая вообше неверна, так как не учитывает поверхность теплоотдачи.

Калькулятор дает только расчет на перегрев проводника, но не учитывает его подогрев соседним выделением тепла, закрытие теплоотдачи компонентами и т.п.

[24mi 0]

да. именно так. Но проверить легко.

Tools/Footprint manager

Сортируете по Current Footprint

Пустых мест не должно быть, если нужны все посадочные

 

 

1. Если едет выравнивание длин--- это принципиально важно

2. В любом случае если не доводите нужно проверять на физическую ширину подключения, иначе можно нарваться на на узкий перешеек, который при производстве перетравится, или перегорит от высокой плотности тока

 

 

Первая вообше неверна, так как не учитывает поверхность теплоотдачи.

Калькулятор дает только расчет на перегрев проводника, но не учитывает его подогрев соседним выделением тепла, закрытие теплоотдачи компонентами и т.п.

 

Я в замешательстве. А чем вы пользуетесь?

[Uladzimir 69]

А чем вы пользуетесь?

Опытом.

в целом, если возможен перегрев--- меди много не бывает.

то есть все дорожки максимальной ширины (полигоны), потом толстая медь, потом вентиляция, Потом принудительная вентиляция

[Hypericum 0]

Я в замешательстве. А чем вы пользуетесь?

Пользуйтесь IPC-2221

[24mi 0]

Пользуйтесь IPC-2221

Калькулятор, который я привел выше, как раз таки и основан на этом стандарте

[Hypericum 0]

Пользуйтесь IPC-2221

... и РД (page 12)

___50_708_91.pdf

[Scientificer 0]

В принципиальную схему пришлось внести изменения для уже растрассированной области печатной платы. Можно ли сделать, чтобы все противоречащие новой схеме дорожки выделились/удалились?

[Soloveich 0]

В Cadance Allegro есть фишка Extended net. Смысл её в том, что если в линию между двумя компонентами добавить резистор, то эта цепь всё равно будет считаться единой. Очень нужная...да что нужная - необходимая вещь для LVDS. Поискал в Альте - не нашёл. Может плохо искал?

Изменено 18 июня, 2014 пользователем Soloveich

[Uladzimir 69]

В Cadance Allegro есть фишка Extended net. Смысл её в том, что если в линию между двумя компонентами добавить резистор, то эта цепь всё равно будет считаться единой. Очень нужная...да что нужная - необходимая вещь для LVDS. Поискал в Альте - не нашёл. Может плохо искал?

Искали хорошо.

Пока нет такого

[Soloveich 0]

Искали хорошо.

Пока нет такого

 

http://electronix.ru/forum/index.php?s=&am...t&p=1254660 вот. Именно через синхронизацию проекта ПЛИС и платы я пытался подобное сделать, но Альтий тупо выдавал ошибку и зависал.