samsalexandr

Здравствуйте! Подскажите, пожалуйста, откуда в данной схеме берется питание на пине CMSRC(отвечает за формирование ACDRV), в момент пока mosfet еще закрыт ? Намерял у себя в схеме где то 0.6В на CMSRC. В интернете пишут должно быть 19В. Пытаюсь понять неисправна BQ или дело в чем то другом?

Когда-то Mentor Graphics агитировал всем делать ASIC, вместо FPGA, дескать достаточно крупный техпроцесс окажется не сильно дорогим. Может и вам взять корку RISC-V процессора, приладить к нему паровозик из нужного количества сумматоров и заказать или в Новосибирске на НЗПП по 3 мкм техпроцессу или вЗеленограде/наТайване по субмикронному процессу если цена устроит. Кстати, интересно какой тактовой частоты можно достичь при 3 мкм или при Зеленоградском техпроцессе? Кстати, нашел по ATMega тех процесс и частоты: 1997-2001 первое поколение AVR 0,5мкм (8Мгц) 2002-2014 второе поколение AVR 0,35 мкм (16Мгц@5В) 2015 - новое поколение tinyAVR по технологии 130нм, 16МГц, при сохранении 5В питания, 1,8-5,5В 2015 новое поколение megaAVR с суффиксом "B" по технологии 130нм, 20МГц, при сохранении 5В питания, 1,8-5,5В Насколько у меня выходило Altera FPGA длинные сложные операции делали на частоте до 60 МГц (Stratix3, CycloneV). Не знаю почему именно эта магическая цифра у меня вечно фигурировала, но как то так... Но на Stratix3 была по факту ассинхроная логика без конвейера, на на CycloneV синхронная но алгоритм был чужой, возможно не оптимальный За океаном ПЛИСы сильно дешевле, если все таки решитесь последнюю Arria/Stratix использовать - может проще ее купить уже на плате(отладочной) из-за океана Кстати, есть же еще ПЛИС Achronix - с дико большой емкостью(1Милион LUT): https://www.achronix.com/product/speedster22i/ - на хабре есть статья - можете списаться с автором, может согласится вашу прошивку на плате запустить...

Поковырялся пару месяцев со SCALA для RISC-V (Chisel). Впечатления двоякие. Есть возможность писать Verilog black-box(т.е. вставки) для особо ответственных применений, но я чувствую все это сгенерит такой Verilog-source, что потом не разобраться при всем желании. Обсуждал эту тему с ребятами из МИЭТ - они с этим солидарны. case-statement в chisel организованы отвратительно - там нет взаимоисключающих событий как в Verliog - кто хочет может через if else писать... Обсуждал RISC-V с инженером пишушим конвейер процессора MIPS. Говорит в RISC-V содрали их архитекткру но переставили местами операнды и ничего нового туда не привнесли. К тому же ядро RISC-V не включает out of order исполнение и ряд других фишек что не позволяет сделать из него взрослый CPU для вычислений, а когда эти фишки появятся - он перестанет быть открытым... Лично я вижу проблемой как в MIPS так и в RISC-V сложности в программной совместимостью. Если мы их поборем хотя бы на имкеющихся процессорах Байкал, то с тем же успехом мы их поборем на RISC-V и начинать тут нужно не с процессора, хотя для АСУ ТП и оборонки - очень хорошее решение при условии что вторым писать нужно на System Verilog'е Вообще Chisel штука интересная. Прежде всего тем что на него можно натравить студентов программерских специальностей и они будут вполне таки нормально на нем писать - это более массовый и привычный многим способ программирования. Потому он и родился в стенах американского университета. Утверждается что он не являестя высокоуровневым языкам программирования как бывший когда-то System-C, а является чем то вроде альтернативы System Verilog, опять же повторюсь не для тех кто владеет последним, а для тех кого учили прогать на высокоуровневых языках, коих значительно больше. Если вы знакомы с System Verilog - вы вероятно предпочтете SV.

Нужно прикидывать будет ли выйгрыш по цене. Допустим TWS Quadra в Томске есть, которую вроде готовы продать, а Manncorp - где то в районе Брянска предлагался недавно. Есть старые автоматы "разбрасывающие" детали по столу - их сложно назвать работающими... Думаю если автомат старше 3-5 лет с ним вряд ли стоит связываться не протестировав на своих платах предварительно...

В САНТ чуть дешевле мелкие партии делать и автомат(Mydata/Mytronic, печь у них ERSA-flow если не ошибаюсь) берет более короткие хвосты, чем в Рим-Т(Samsung). Трафаретники у них разные и соответственно стандарты трафаретов не совместимы - имейте ввиду - с одного на другой в день не переключитесь. Рим-Т меня когда-то откровенно послали(по телефону), хотя до этого мы с ними взаимоввыгодно работали - человеческий фактор играет роль - разные люди попались. А еще есть НЭК, который базируется в Элтексе. Так что на вкус и цвет... выбирайте сами

У нас похожая проблема на EPM570 и P30 flash прошивающими 5CGXFC5C6. Причину пока не нашли...

Если немного то на aliexpress, если побольше - то на alibaba надо - о ценах договариваться

Спасибо! Все нашел. Установщик требует Iscape версии > 4.21, имеющаяся у меня изначально 4.20 упрямится и не хочет работать с новыми дистрибутивами - может в гениус он будет. С офф сайта Iscape скачать пока не удалось, говорят что там есть. Думаю возьму из другого дистрибутива

Не рекомендовал бы смотреть цены у отечественных дистрибьютеров. Начинать лучше с digikey.com, если устраивает - запрашивать прайс у китайцев...

Извиняюсь за нескромность, но на моем собственном сайте есть чуток информации: http://ck-llc.com/man.html Для студентов делал - все максимально упрощенно

Огромное спасибо, designer78, я даже не надеялся на такую оперативную помощь!

Занимался имплементацией Blake2 под FPGA. Согласен с AVR - все идет к тому чтобы на FPGA/ASIC было майнить невозможно - увеличивается количество обращений в ОЗУ, объем сохраняемых данных. На ALTERA 5CGXFC5C6 вмещалось максимум 5 корок Blake2 на частоте ~66МГц - это маловато. Про тепловыделение я молчу. Или нужно сильно лезть в алгоритм - изменять его или проще поставить GPU/CPU.

Была такая же проблема на Cyclone V - причина в том что напряжение питания было ниже положенного. Грубо говоря на 1.7В - не прошивалась а на 1.85 - все в порядке, правда рядом стоящая MAX2 (EPM570Z) работала на повышенном напряжении и выгорала.

Главное, что VCCBAT запитали, иначе Cyclone V не запустился бы...

Подскажите, пожалуйста, где можно дистрибутив Cadence Encounter достать (rapidshare уже не работает)?

Проблема, что CPLD наподобие MAX2 не поддерживают SygnalTap анализатор, потому отладка сводится к танцам с бубном. Я бы рекомендовал посмотреть на платы от Terrasic на CycloneIV/CycloneV или MAX10, но последний плох если нужна обширная внутренняя память. Более старые чипы можно рассматривать только если они достанутся вам бесплатно

Ксттаи, есть Development Board от Terrasic со связкой CPU-FPGA - там вроде и схематик в наличии: http://www.terasic.com.tw/cgi-bin/page/arc...=139&No=529

Чипы ECP5U как мне видится достаточно не большие(до 6 PLL) и если ваш проект из него выростет - заменить не что то большее pin compatible видимо уже не получится. Да и маркировка слегка загадочная - нужно не путать их три типа: голую логику, ~3Gpbs и 5Gbps(ECP5U-5G) модификации...

Интересно, а в Россию такая штука будет продаваться?

Здравствуйте! А мы используем LTM4625 - 5А+защита от перегрева. Пробовали еще LTM4621A и LTM4648, но они по непонятным причинам выдают кз по выходу, а с 4625 проблем нет и ставится феном(лучше двумя) при желании. Кстати, направление нумерации шариков у LTM4625 и LTM4621A разное и мы с этим в свое время жестко пролетели - не повторяйте наших ошибок. С уважением, Александр. Новосибирск.

На оффициальном сайте ODB++ появился конвертер Cadence Allegro - ODB++

Будьте аккуратнее с NIOS, есть информация что в квартусе ниже 13sp1 будут глюки с сигналом reset: https://www.altera.com/support/support-reso...ionDisplay.html Работаю c LPDDR2 на CycloneV в 13sp1 через HMC посредством шины Avalon MM. Время от времени контроллер памяти не опускает сигнал wait_request - подозреваю этот же баг, но по идее его быть не должно... Может кто нибудь сталкивался?